首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 赛灵思

赛灵思 文章

如何用单个赛灵思FPGA数字化数百个信号

  • 如何用单个赛灵思FPGA数字化数百个信号-  在新型赛灵思 FPGA 上使用低电压差分信号(LVDS),只需一个电阻和一个电容就能够数字化输入信号。由于目前这一代赛灵思器件上提供有数百个 LVDS 输入,理论上使用单个 FPGA 就能够数字化数百个模拟信号。
  • 关键字: 赛灵思  FPGA  LVDS  

如何扩展 FPGA 的工作温度范围

  • 如何扩展 FPGA 的工作温度范围-  任何电子器件的使用寿命均取决于其工作温度。在较高温度下器件会加快老化,使用寿命会缩短。但某些应用要求电子产品工作在器件最大额定工作结温下。以石油天然气产业为例来说明这个问题以及解决方案。
  • 关键字: 赛灵思  XA6SLX45  FPGA  

FPGA实战开发技巧(3)

  • FPGA实战开发技巧(3)-所谓综合,就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接( 网表),并根据目标和要求( 约束条件) 优化所生成的逻辑连接,生成EDF 文件。XST 内嵌在ISE 3 以后的版本中,并且在不断完善。
  • 关键字: FPGA  赛灵思  

解密业界首款16nm产品核心技术

  • 解密业界首款16nm产品核心技术-以赛灵思 20nm UltraScale 系列的成功为基础,赛灵思现又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,凭借新型存储器、3D-on-3D 和多处理SoC(MPSoC)技术,再次领先一代提供了遥遥领先的价值优势。
  • 关键字: 赛灵思  FPGA  16nm制程  

FPGA实战开发技巧(13)

  • FPGA实战开发技巧(13)-基于IP的设计已成为目前FPGA设计的主流方法之一,本章首先给出IP的定义,然后以FFT IP核为例,介绍赛灵思IP核的应用。
  • 关键字: FPGA  赛灵思  IP核  

FPGA实战开发技巧(11)

  • FPGA实战开发技巧(11)-在串行模式下,需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片,其模式选择信号M[2:0]=3’b111
  • 关键字: FPGA  赛灵思  

组合运用多种智能I/O规划工具能使引脚分配过程变轻松

  • 组合运用多种智能I/O规划工具能使引脚分配过程变轻松-对于需要在PCB板上使用大规模FPGA器件的设计人员来说,I/O引脚分配是必须面对的众多挑战之一。
  • 关键字: 赛灵思  FPGA  

如何在EDK中使用自己的 IP核?

  • 如何在EDK中使用自己的 IP核?-如何在EDK中使用自己的 IP核呢? 这是很多人梦寐以求的事情。然而在EDK以及ISE的各种文档中对此却遮遮掩掩,欲语还休。
  • 关键字: 赛灵思  ISE  IP  

FPGA开发要掌握的六大基础知识(3)

  • FPGA开发要掌握的六大基础知识(3)-Xilinx FPGA开发软件为ISE.现在其版本更新比较快,大家现在常用的版本都在ISE12.1了。
  • 关键字: FPGA  赛灵思  Xilinx  

system generator入门笔记

  • system generator入门笔记-System Generator是Xilinx公司进行数字信号处理开发的一种设计工具,它通过将Xilinx开发的一些模块嵌入到Simulink的库中,可以在Simulink中进行定点仿真,可是设置定点信号的类型,这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件,或者网表,可以再ISE中进行调用。
  • 关键字: Xilinx  赛灵思  Simulink  

在FPGA开发中尽量避免全局复位的使用?(1)

  • 在FPGA开发中尽量避免全局复位的使用?(1)-最近几天读了Xilinx网站上一个很有意思的白皮书(white paper,wp272.pdf),名字叫《Get Smart About Reset:Think Local, Not Global》,在此分享一下心得,包括以前设计中很少注意到的一些细节。
  • 关键字: Xilinx  赛灵思  

FPGA全局时钟和第二全局时钟资源的使用方法

  • FPGA全局时钟和第二全局时钟资源的使用方法-目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。
  • 关键字: 全局时钟  FPGA  赛灵思  

不可错过的400Gbps以太网演示

  • 不可错过的400Gbps以太网演示-在那里,毫无疑问你会驻足在赛灵思展位前(# 23)观看一个基于赛灵思Virtex UltraScale VU095 FPGA评估板VCU109的Spirent 400G以太网测试系统,该系统连接四个100Gbps的住友电工 CFP4 LR4光模块。
  • 关键字: 赛灵思  FPGA  光模块  

如何在芯片的PL上构建软核处理器?

  • 如何在芯片的PL上构建软核处理器?-到目前为止,我们已经在之前的文章中聊过Zynq SOC内部的 PS和PL,以及在Zynq SoC PS部分的ARM Cortex-A9处理器上运行的操作系统。但是有一个领域我们还没有去探索过,那就是在芯片的PL上构建软核处理器。
  • 关键字: MicroZed  赛灵思  

System generator如何与MATLAB进行匹配?

  • System generator如何与MATLAB进行匹配?-system generator是xilinx公司的系统级建模工具,它是扩展mathworks公司的MATLAB下面的simulink平台,添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
  • 关键字: xilinx  赛灵思  MATLAB  
共416条 1/28 1 2 3 4 5 6 7 8 9 10 » ›|   

赛灵思介绍

赛灵思公司____________全球完整可编程逻辑解决方案的领导厂商 (2009年3月) 赛灵思公司(NASDAQ: XLNX)是全球完整可编程逻辑解决方案的领导厂商,占有该市场超过一半以上的份额,2008年度赛灵思公司的收入为19.1亿美元。赛灵思屡获殊荣的各种产品,包括硅片、软件、IP、开发板、入门套件,可使设计者为多种终端市场提供应用并大大缩短上市时间,包括航天/国防、汽车、 [ 查看详细 ]

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473