新闻中心

EEPW首页 > 手机与无线通信 > 专题 > Achronix高度可编程的嵌入式FPGA解决方案

Achronix高度可编程的嵌入式FPGA解决方案

作者:时间:2018-06-04来源:电子产品世界收藏

作者/ Semiconductor 战略规划和业务发展高级总监 Mike Fitton

本文引用地址:http://www.eepw.com.cn/article/201806/381007.htm

当前我们正处于蜂窝连接的一个转换时期,无所不在的无线通信这一未来正在到来,而且推动了全世界移动电话拥有量达到了75亿台(数据来自世界银行)。包括中国许多地区也是一样,每百人的移动电话拥有量已经大大超过了固定电话的拥有量。

展望未来十年,的发展将会使无线基础设施将会变得更加的无所不在,甚至还将与我们生活的方方面面更紧密地结合在一起。在继续推进以前的蜂窝移动标准持续推动带宽扩展这种范式的基础上,还将推动一系列新的设备和应用模式的产生。

由此带来关键的趋势包括:

1)为增强移动宽带(eMBB)和其他应用提供扩展的带宽,特别是将推动瞬时可用带宽提升到目前吞吐量的10倍。

2)连接到更多更多的设备,这将得益于物联网对蜂窝通信连接需求的持续增长。现在的预测是到2020年将有500亿台通过蜂窝移动通信网络连接的设备,虽然现有标准可以满足这些需求的大部分,但是在3GPP Release 16中的大规模机器类别通信(mMTC)的现有规范将发挥更大的推动作用。

3)新的应用模式将广泛兴起,从而激发对移动设备以及蜂窝移动通信基础设施的新要求,例如mMTC支持的低带宽、低功耗、长电池巡航时间的物联网应用,以及高带宽、低延迟的新一代车联网通信。

4)信息的边缘解析以及移动边缘计算,这和现有网络世界中数据由中心化处理转向更高效、更低延迟的边缘处理是一样的。

尽管前景让人兴奋不已,但是对吞吐量、可靠性、普及性和边缘计算的要求,正在为现有的通信基础设备带来巨大的、新的挑战,包括:

1)对低延迟和更高数据吞吐量不断增加的需求,使这些解决方案为了高效处理数据而转向一种更加优化的数据流水线,例如传输时间间隔(TTI)这一重要的时间单位将从1ms缩短到0.2ms。

2)应用模式和需求的不断增加意味着不可能再是“一种模式打天下”,这将需要一种基于产品或技术组合的模式,也就是说需要在不同的部署模式间尽可能地实现设计重用的最大化,如从小基站、到宏基站再到Cloud RAN。

3)特别需要的是用灵活性来满足新的和未来出现的应用模式,更直白地说就是大家都期望这些解决方案应该做到面向未来不过时,可以适应来自最终客户和运营商的新的和未预见到需求。更进一步地说明就是:这种能够可编程的、面向未来的解决方案可以支持改善上市时间。因而在ASIC或SoC流片之前不再必须完全固定设计,在规范最终确定时可能产生的变化将由可编程硬件的方式来应对。

高度可编程的嵌入式FPGA解决方案

诸如Achornix的Speedcore™ eFPGA这类高度可编程的嵌入式FPGA解决方案可为5G系统带来更快的上市时间。例如,没有必要把一款SoC的流片推迟到5G标准最终确立之后,后期发生的需求变化可以用软件或者可编程硬件来解决。这是一种非常强大的优势,可以用来面对5G早期部署中持续的、甚至不断增加的压力,以及一直不断会发生的新标准融合。

与一款独立的FPGA芯片相比,Speedcore eFPGA提供了独有的优势:

1)更高的性能。一个eFPGA是通过并行的接口直接连接到(没有I/O缓冲器)ASIC上的,从而提供了显著更高的数据吞吐量,而延迟可以用一位数的时钟周期来计算。延迟在需要对快速变化的数据流情况进行实时反应时是至关重要的。

2)低功耗:

在一款独立的FPGA芯片中,可编程的I/O线路占据了总功耗的一半;而一款eFPGA采用直接线路连接到SoC,从整体上消除了大量的可编程I/O缓冲器。

一款eFPGA可以根据最终应用的要求来准确地选择规模大小,而且生产工艺技术也可以用来对性能和功耗之间的平衡进行微调。

3)更低的系统成本:

一款eFPGA的晶粒面积比一款等效的独立FPGA面积小很多,这是因为可编程的I/O缓冲器、不需要的DSP和存储单元、以及超出预期的查找表和寄存器都可以被消除掉。

4)更高的系统可靠性和良率。将FPGA功能集成到一款ASIC中,可以改善系统级的信号完整性,并消除了因为在PCB板上安装独立FPGA芯片所带来的可靠性和良率损失。



关键词: 5G Achronix

评论


相关推荐

技术专区

关闭