新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > FPGA电源定序电路原理分析

FPGA电源定序电路原理分析

作者:时间:2017-10-28来源:网络收藏

  系统设计师必须考虑加电和断电期间芯核电源和I/O 源之间的定时差和电压差(换言之,就是电源定序)问题。当电源定序不当时,就有可能发生闭锁失灵或电流消耗过大的现象。如果两个电源加到芯核接口和I/O 接口上的电位不同时,就会出现触发闭锁。定序要求不相同的 和其他元件会使电源系统设计更加复杂化。为了排除定序问题,你应当在加电和断电期间使芯核电源和I/O 电源之间的电压差最小。图1 所示的电源将3.3V 输入电压调节到1.8V 芯核电压,并在加电和断电期间跟踪3.3V I/O 电压,以使两电源线之间的电压差最小。

本文引用地址:http://www.eepw.com.cn/article/201710/369317.htm

  图1 这种电源定序电路可消除闭锁问题,并可减少 起动瞬态电流。

  电路原理:图1 所示电源包含IC1 和IC2 两块IC,它们分别是TPS2034($1.0037) 电源开关和TPS54680($3.6000)降压型开关稳压器。IC1 产生IC2 在起动期间跟踪的慢斜坡电压。6ms 的斜坡时间可使加到电源开关大电容和电源输出端的涌入电流降到最小值。慢斜坡电压能使 吸收的瞬态电流最小。电源开关TPS2034($1.0037) 确保在IC2 具有足够大的偏置电压运作并产生芯核电压之前,I/O 电压不会加到负载上。假如J1 的输入电压为3.3V,则J2 连接器上的电压浮动就会使IC1 起动。I/O 电源电压J3 就慢慢上升,直到达到3.3V 为止。由于I/O 电压上升,芯核的电源电压相应升高,直到1.8V 为止(图2)。TPS54680($3.6000) 的TRACKIN 引脚内包含有一个模拟多路转换器,以便实现跟踪功能。P 在加电和断电期间,当TRACKIN 引脚上的电压低于0.891V 内部基准电压时,TRACKIN 引脚上的电压就连接到误差放大器的非倒相节点。当TRACKIN 引脚电压低于0.891V 时,该引脚就能有效地起开关稳压器的基准作用。连接TRACKIN 引脚的R3 和R4 电阻分压器必须等于反馈补偿回路中的R1 和R2 分压器,才能在加电和断电期间以最小的电压差进行跟踪。TPS2034($1.0037) 具有37mΩ的导通电阻,并能提供2A 那么大的输出电流。



关键词: MCU 电源电路 FPGA

评论


相关推荐

技术专区

关闭