新闻中心

EEPW首页 > EDA/PCB > 业界动态 > Intel 64层闪存率先商用10nm:晶体管密度增2.7倍

Intel 64层闪存率先商用10nm:晶体管密度增2.7倍

作者:时间:2017-09-28来源:快科技

  这几年制造工艺的推进缓慢颇受争议,而为了证明自己的技术先进性,日前在北京公开展示了工艺的CPU处理器、FPGA芯片,并宣称同样是,自己要比对手领先一代,还透露了未来7nm、5nm、3nm工艺规划。

本文引用地址:http://www.eepw.com.cn/article/201709/364976.htm

  按照目前的消息,CannonLake将是的第一款工艺处理器,但在它之前,FalconMesaFPGA可编程芯片会更早使用10nm。

  不过据最新报道,Intel10nm的第一站,其实是NAND闪存,而且是64层堆叠的3D闪存。

  至于为何在闪存上首先使用新工艺,很大可能是因为NAND闪存结构相对简单,基本上就是海量同类晶体管堆积,相比之下CPU处理器就复杂多了,使用新工艺风险很大——这也是Intel14nm、10nm屡屡推迟的一个因素。

  目前还不清楚Intel10nm闪存的具体情况,但肯定是首先用于数据中心市场,等成本下来了再推到消费级领域。

  按照Intel的说法,10nm工艺使用了FinFET(鳍式场效应晶体管)、HyperScaling(超缩微)技术,可将晶体管密度提升2.7倍,结果自然可以大大缩小芯片面积,对闪存来说当然就能极大地提升容量。



关键词: Intel 10nm

评论

技术专区

关闭