基于软件无线电的数字侦听接收机研究

信息社会中，作为信息载体的电磁频谱成为重要的战略资源。现代战争中对电磁频谱控制权的争夺将决定战争态势的发展，通常称其为电子战。侦听接收机在电子战中起着关键作用。民用中对电磁频谱的监测与管理也需要电子侦听接收机。电子侦听和电磁频谱监测接收对象都具有频段宽、信号种类多、通信环境复杂、先验知识少等特点。基于传统结构的侦听接收机体积庞大、处理功能有限、智能化程度低、升级困难、设备间兼容性差，无法满足现代社会以及现代战争的需求。软件无线电的基本思想[1，2]符合侦听接收机侦听信号宽频段、多种类等特点，由软件定义的算法具有高度灵活性。目前在研的数字侦听接收机大多基于软件无线电体系，国际市场上已有多种成熟产品，例如澳大利亚万瑞公司的WR-G3系列接收机。

国内的数字侦听接收机研究起步较晚，同时受器件水平的限制因而较为落后，接收频段窄、接收带宽有限。对于盲信号处理技术的研究也处于起步阶段，现有的侦听接收机仅能实现信号能量检测以及AM、FM解调，无法达到电子战的要求。

结合超大规模集成电路器件水平的提高，以及盲信号处理技术的进步，本文设计了一种基于软件无线电的数字侦听接收机。该接收机核心处理器采用TI公司的数字信号处理器TMS320C6416T芯片和Xilinx公司的现场可编程门阵列Virtex－II Pro 30；没有使用专用芯片，简化了系统结构，提高了系统灵活性；采用中频数字化方案，降低了对AD器件的要求；采用盲信号处理技术，实现了对当前常用的模拟调制、数字调制信号的类型区分、参数提取、解调等功能。

1 接收机硬件体系结构

本文设计的侦听接收机硬件体系功能框图如图1所示。

图1 硬件系统功能框图

1.1 射频前端

软件无线电系统射频前端信号处理有三种体系结构：射频低通采样、射频带通采样、中频数字化[1]。理想的软件无线电体系采用射频低通采样结构。受器件水平的限制，目前的软件无线电系统大多采用中频数字化结构：先将射频信号由本振下变频到某一固定中频，例如10.7MHz，然后再进行AD采样，这样可以降低对AD器件的要求。本系统也采用这样的结构，如图1所示。射频前端采用日本ICOM公司的IC-R8500接收机，如图1左虚线框。该接收机接收范围为200kHz～2GHz，10.7MHz中频输出。

1.2 自动增益控制（AGC）

由于信道的复杂性、时变性以及信源的不确定性，接收机收到的信号动态范围非常大，最大最小值可能会相差100dB甚至更大[3]。固定增益放大电路无法满足需求，这时需要进行自动增益控制。自动增益控制电路包括放大电路和检波电路两部分。

检波电路根据信号的幅值输出一电压信号，控制放大电路的放大倍数。传统接收机大多采用三极管检波电路。基于软件无线电的接收机可以采用数字方式检波，如图1所示。在AD采样之后，数据传给信号处理器件，由程序实现数字检波。在本系统中数字检波工作由FPGA完成。

目前常用的放大电路有两种：分离器件放大电路和集成放大电路。用于中频信号放大的集成放大电路有Analog Device公司的AD603、Motorola公司的MC1490等。在信号带宽较宽时，大多采用分离器件电路。本设计方案中使用分离器件电路，采用NEC公司的MOSFET管3SK131作为放大器件，该器件增益达23dB。采用ICOM公司的小型变压器LS476实现每级放大电路信号的提取和隔离，该变压器还能实现滤波作用，防止电路自激振荡。整个电路采用五级放大，总放大倍数超过110dB。放大电路的一级如图2所示。

1.3 AD采样电路

AD采样电路是目前制约软件无线电系统的瓶颈之一。例如对于2.4GHz的蓝牙信号，如果进行射频低通采样，则需要4.8Gsps以上的采样频率，目前的AD芯片水平离这一要求还有相当大的差距[1]。所以当前软件无线电系统大多采用中频数字化方案。AD芯片的采样频率与有效位数成反比关系。当前14bit的AD芯片水平达到105Msps的采样频率，如AD6645；12bit的AD芯片达到400Msps采样频率，如AD12400。本接收机方案中采用Analog公司的AD6645芯片，该芯片有效位14bit，采样频率达105Msps，工作频段达200MHz。
AD芯片决定了侦听接收机的接收带宽可以达到52.5MHz。

1.4 数字下变频（DDC）

一般数字信号处理器件很难直接处理AD采样得到的高速数据流。同时数据流中的载波频率信息对信号的解调没有任何作用，所以需要去除数字信号中的载频，并进行抽样率变换以降低数据速率，该过程称做数字下变频(Digital Down Converter)。专用的数字下变频器件有Intersil公司的HSP50214B、Gray－Chip公司的GC1011系列等。Analog Device公司推出了集成AD采样功能与DDC功能的AD6654。

专用芯片处理带宽一般很有限，例如HSP50214B处理带宽最高982kHz，无法满足很多场合的要求，如3G信号。同时在软件无线电系统中，专用芯片越多系统灵活性越差。本接收机方案中没有采用专用集成芯片，而是采用FPGA芯片实现数字下变频功能。本接收机采用Xilinx公司的FPGA芯片Virtex－II Pro 30，使用了Xilinx公司的IP Core-Digital Down Converter V1.0，实现数字下变频功能。

采用了FPGA芯片后，大大增加了系统的灵活性。FPGA还完成了数字频率合成（DDS）功能，以提供AD芯片的采样时钟。数字包络检波也由FPGA芯片实现，同时FPGA芯片还承担了部分算法的计算工作，例如FFT变换、FIR滤波等。FPGA在系统中所处的位置及实现的功能如图1所示。

1.5 数字信号处理器(DSPs)

本接收机中的数字信号处理器采用TI公司的TMS320C6416T，该芯片为基于90纳米工艺的定点型芯片，采用VLIW体系结构，内部包括8个处理单元，单指令周期1ns，处理能力达8 000MIPS。芯片内部有16KB的程序缓存区，16KB的数据缓存区，1 024KB的单周期RAM区。该芯片有丰富的外设接口，包括Viterbi译码、Turbo译码、PCI通信接口等。本接收机系统采用了DSPs的PCI通信接口实现与主机间的数据交换，如图1所示。

DSPs在本接收机系统中承担了主要的信号处理计算任务。

2 处理算法

由于侦听对象为未知信号，需要判断接收信号的调制类型、频偏、数字信号的码元速率等，并对模拟信号进行解调。本接收机采用盲信号处理算法实现这些功能，并假定侦听信号集合包括AM、FM、DSB、MFSK、MPAM、MPSK和MQAM。

首先分析信号的功率谱，根据功率谱中是否存在线谱，分离出AM、MFSK信号。根据线谱之间的距离可以判断出MFSK信号的码元速率。对于功率谱中无线谱的信号，求取信号的包络谱。如果信号的包络谱中存在线谱，则该信号为二维数字调制信号，线谱对应位置为码元速率点。如果不存在线谱，则该信号为模拟调制信号，包括FM、DSB。对于FM、DSB信号，可根据信号包络的起伏情况区分出来。对于二维数字信号，根据信号n次方谱可以求出信号的载波频偏。例如对于QPSK信号，信号4次方谱中存在线谱，线谱的位置标明了信号的频偏。在求出码元速率和载波频偏的前提下，对二维数字信号进行盲均衡，本系统采用基于高阶累积量的整数阶均衡方法。根据均衡后的星座图，采用极大似然法，判断出二维数字调制信号的调制类型[4]。算法处理流程如图3所示。

目前，对各种已知参数信号的数字解调算法已经比较成熟，见参考文献[1]。关于盲信号处理算法的详细论述，见参考文献[4]。

3 系统调试

本接收机系统的用户界面采用PC机实现，使用VC++语言编程，如图4所示。系统调试时，采用Agilent公司的E4438C作为信号源，发射无线信号。接收天线采用ICOM公司的AH-7 000天线，通信频率433MHz。信号源发送信号集合内各种调制类型的信号，以测试系统的性能。图4为发送QPSK信号时，本系统的用户界面显示。图中上排左为信号功率谱，以分离AM、MFSK信号；中为包络谱，以估计码元速率，分离FM、DSB信号；右为信号N次方功率谱，以估计载波频偏。下排四幅图为盲均衡得到的星座图。

本文设计的数字侦听接收机系统硬件体系结构简单，具有很强的灵活性、可扩展性，符合软件无线电系统要求。接收频段200kHz～2GHz，接收带宽52.5MHz。在盲信号处理算法的支持下，实现了调制类型识别和相关参数辨识等功能。通过添加不同的解调算法可以实现多种信号的解调、解码功能。将多个该系统并联，可以实现空域信号处理等任务。