应用CPLD实现交通控制系统芯片设计

摘要：介绍可编程逻辑器件的结构和开发软件MAX+PLUSII主要特点，以交通控制系统电路芯片设计为例，叙述自顶向下的设计方法。

集成电路的发展经历了从小规模、中规模、大规模和超大规模集成的过程，但随着科学技术的发展，许多特定功能的专用集成电路(ASIC)应用日益广泛，用户迫切希望根据自身设计要求自行构造逻辑功能的数字电路。复杂可编程逻辑器件CPLD(Complex

Programmable LOGIC Devices)顺应了这一新的需要。它能将大量逻辑功能集成于1个芯片中，其规模可达几十万或上百门以上。用CPLD开发的数字系统个有容量大、速率快、成本低的特点，且开发灵活、开发周期短。

1 器件结构和开发软件

1.1FLEX10K简介

FLEX系列可编程逻辑器件是美国Altera公司主力推出的产品。FLEX10K是该系统器件中的典型代表。与许多PLD器件一样，它有在线可配置(ISR)功能和高密度、高速度的优点;作为工业界第1个嵌入式PLD，它还采用重复可构造的CMOS

SRAM工艺，把连续的快速通道互连与独特嵌入式阵列结构相结合，来完成普通门阵列的宏功能。每个FLEX10K器件还1包括个嵌入式阵列和1个逻辑阵列，能让设计人员轻松地开发集成存储器、数字信号处理器及特殊逻辑功能等强大的功能于一身的芯片。图1为其结构图。FLEX10K主要由逻辑阵列(logic

array)、嵌入式阵列(EAB)构成。其中，逻辑阵列是由多个逻辑阵列块(LAB)组成的，而每个逻辑阵列块(LAB)又包含8个逻辑单元(logic

element)，在每行、列互连通道的两端都有输入/输出单元(IOE)。

1.2 MAX+PLUSII开发软件特点和设计流

用CPLD实现数字系统设计电路，关键技术是必须有一个优秀的开发软件。Altera公司的开发软件MAX+PLUS

II界面丰富，使设计灵活、方便、高效。

(1)开放的界面

MAX+PLUS II软件可与其它工业标准设计输入、综合与校验工具相连接。设计人员可以使用Altera或标准EDA设计输入工具来建立逻辑设计，对器件设计进行编译，并能使用Altera或其EDASF校验工具进行器件仿真。