新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 基于FPGA的一种新型8通道数据采集系统

基于FPGA的一种新型8通道数据采集系统

作者:时间:2010-03-15来源:网络收藏
数据采集是通过采样电路将输入的模拟信号转换成离散信号,并送入CPU进行处理,已经广泛应用在现代工业控制的各个方面。数据采集的速度和精度,很大程度上影响到整个系统的工作能力。常用数据采集方案是以MCU或者DSP为核心,控制数据采集并对数据进行相应处理,A/D转换器的启动、通道选择、数据传输和读取均依靠软件编程来实现。由于受MCU或者DSP执行指令时间的限制,这种采集方案的速率和效率较低,难以适应各种高速信号采集的需要,另外,各种复杂系统中,CPU要协调各外围设备工作时序,收发指令,同时还要完成各种控制算法。若采集数据量较大,占用大量CPU资源,限制CPU工作能力,则会大大降低整个系统的工作效率。
本文针对应用于伺服控制系统的8采集方案进行设计,依靠硬件完成数据采集时序控制以及数据的预处理过程,将处理后的数据输送给CPU,使CPU有足够的资源完成伺服算法。由于运行速度快,能够保证数据采集的实时性和准确性。
  系统硬件设计如图1所示。

本文引用地址:http://www.eepw.com.cn/article/188312.htm


1 硬件电路设计
1.1 A/D转换电路设计

  本设计采用MAXIM公司的8通道MAX1300芯片。该A/D转换芯片最大可支持115 kS/s采样速率,以及最大±12 V单端电压输入以及±24 V差分电压输入,同时由于其比普通A/D转换芯片具有更高的精度(16位数据输出),而且体积小、使用方便、适合使用在各项指标严格的伺服系统中。图2为MAX1300硬件设计图。


MAX1300外围电路较其他A/D芯片更为简单,支持三种总线方式与CPU连接:SPI方式、QSPI方式、MICROWIRE方式。图2中MAX1300与连接只使用了CS、DIN、SCLK、DOUT四个引脚,不占用数据总线,这在一定程度上节约了电路板面积,减少了硬件电路设计的难度。CH0~CH7为模拟电压输入通道,AVDD1~2为模拟电压端,DVDD为数字电压端,AGND1~AGND3为模拟地,DGND与DGNDO为数字地。DVDDO为IO口电压,根据MAX1300连接器件IO电压不同,DVDDO选择不同电压值,支持范围2.7~5.25 V,FPGA选用ALTERA公司CYCLONE系列EP1C6Q240C6,IO电压为3.3 V,所以DVDDO接3.3 V电压。REF和REFCAP为参考电压输入接口,器件内部有4.096 V电压参考,使用内部电压参考时,REF与REFCAP分别接1 μF和0.1 μF电容接地。MAX1300支持三种采样模式:external clock mode、external acquisition mode和 internal clock mode,其中external clock mode支持到最高采样速率115 kS/s,该模式下SSTRB引脚闲置,可以悬空。
  CS引脚为片选引脚,芯片所有输入输出操作只有在CS为低电平时才有效。DIN引脚为MAX1300数据输入引脚,用于对芯片进行相应配置(工作时钟方式,电压范围)。DOUT为数据输出,用于输出转换后的数字信号。SCLK为时钟输入引脚。进行采集时,DIN引脚在CS变低后的第一个高电平认为是数据的起始位,随后数据选择采集通道,数据在每个SCLK时钟的上升沿进入MAX1300。从第16个时钟开始,转换后的数据在每个SCLK的下降沿经DOUT引脚输出。
1.2 CPU硬件电路设计
  此系统主要应用为伺服控制,CPU选用TI公司控制类专用DSP芯片TMS32028335。TMS32028335为新型浮点运算CPU,支持最高150 MHz工作频率,较之以往的MCU或控制类DSP芯片具有显著优势。其硬件设计如图3所示。


鉴于MAX1300经FPGA后输出为8路16位数据,因此CPU只使用D15~D0共16位数据线以及A2~A0共3位地址线(经FPGA内部译码为8路地址)。CS为TMS32028335外部接口片选信号,无操作时保持为高电平,当对外部地址操作时,CS变低。RD为外部接口读使能信号,WR为外部接口写使能信号,均在对外部地址操作时变低。VDD为TMS32028335内核电压要求为标准1.9 V,VDDIO为IO电压,3.3 V,与FPGA的IO接口电压保持一致。WR信号变低时,TMS32028335将通道地址和MAX1300配置数据写入FPGA,同时启动MAX1300进行数据采集。RD信号变低时,表示DSP从FPGA读取采集完毕的数据。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭