新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 现代FPGA设计的能源优化方案

现代FPGA设计的能源优化方案

作者:时间:2011-09-11来源:网络收藏

引言

本文引用地址:http://www.eepw.com.cn/article/150240.htm

  减少的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗 既需要有高功率效率的架构,也需要有能驾驭架构组件的良好规范。

  本文将介绍的功耗、流行的低功耗功能件以及影响功耗的用户选择,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。

  1 功耗的组成部分

  FPGA的功耗由两部分组成:动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电容性节点充电产生的组合功耗。

  静态功耗与电路活动无关,可以产生于晶体管漏电流,也可以产生于偏置电流。总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和。动态功耗取决于有源电容一侧,因而可随着晶体管尺寸的缩小而改善。然而,这却使静态功耗增加,因为较小的晶体管漏电流反而较大。因此静态功耗占集成电路总功耗的比例日益增大。

  如图1所示,功耗很大程度上取决于电源电压和温度。降低FPGA电源电压可使动态功耗呈二次函数下降,漏电功耗呈指数下降。升高温度可导致漏电功耗呈指数上升。例如,把温度从85℃升高至100℃可使漏电功耗增加25%。

图1 电压和温度对功耗的影响

  2 功耗分解

  下面分析一下FPGA总功耗的分解情况,以便了解功耗的主要所在。FPGA功耗与有关,也就是说取决于器件系列、时钟频率、翻转率和资源利用率。

  以Xilinx Spartan-3 XC3S1000 FPGA为例,假定时钟频率为100MHz,翻转率为12.5%,而资源利用率则取多种实际设计基准测试的典型值。

  图2所示为XC3S1000的活动功耗和待机功耗分解图。据报告显示,活动功耗是设计在高温下活动时的功耗,包括动态和静态功耗两部分。待机功耗是设计空闲时的功耗,由额定温度下的静态功耗组成。CLB在活动功耗和待机功耗中占最主要部分,这不足为奇,但其他模块也产生可观的功耗。I/O和时钟电路占全部活动功耗的1/3,如果使用高功耗的I/O标准,其功耗还会更高。

图2 Spartan-3 XC3S1000 FPGA典型功耗分解图

  配置电路和时钟电路占待机功耗近1/2,这在很大程度上是偏置电流所致。因此,要降低芯片的总功耗,就必须采取针对所有主要功耗器件的多种解决

上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭