新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 在基带处理中使用串行RapidIO协议进行DSP互连

在基带处理中使用串行RapidIO协议进行DSP互连

作者:时间:2013-02-22来源:网络收藏

摘 要:本文分析了传统的多个 的各种互联的方法,提出将 ,这种基于开关的、点对点的方法作为数据中的方案,可以减少成本,并且提供高带宽下低延时的双向通信。然后结合基站,这种方案具有很大的灵活性,最后总结了这种方案的好处。

本文引用地址:http://www.eepw.com.cn/article/148093.htm

目前,在通信系统中,比如在 VoIP 网关和无线基站的系统中,语音和数据都在急剧增加,系统的能力也要极大地增加,因此单个 已经不能满足越来越多的需求,需要把多个 互联成DSP 簇来增加对更多数据的更快处理能力。DSP 的互连有很多种,不同的应用场合可以不同的DSP 互联。比如基于总线的多DSP 结构复杂,而且因为共享总线造成总线带宽,降低系统整体的效率,总线瓶颈的限制将凸显出来;通过HPI 接口-可以提供DSP 之间的互联,但是数据传输速率有限,数据传输有时会成为系统处理能力提高的瓶颈,造成系统整体效率的降低;多通道缓冲串口MCBSP-数据传输带宽有限,他们都不适合多DSP 之间的高速数据传输。DSP 簇需要通过一种特殊的方式互联,以支持更高的带宽,同时低延时的双线通信。可以通过专用的互联芯片来实现多DSP 互联方案,这样,连接上不会复杂,而且具有灵活性和高速传输的特点。在无线基站中,如果利用DSP 互连则可以大大提高运算效率。而且目前芯片的厂家已经生产出支持 接口的芯片,使得DSP 之间高速互联成成为可能。

1. 系统介绍

1.1 RapidIO

RapidIO 商业联盟组织2001 年提出了针对多处理器互连的RapidIO 。RapidIO 协议是一个点对点的包交换协议, 有物理层、运输层和逻辑层3 层结构。逻辑层为RapidIO 节点的交易, 定义了所有的包格式:运输层为RapidIO 数据包提供了路由和寻址的功能;物理层提供了设备接口的电气特性说明此外, 协议还提供了流量控制、差错控制等功能。对于采用较少连线的长距离传输以及背板传输,由于RapidIO 物理层采用Lvds 传输和高速串行收发器技术,在每个方向上支持高达10-Gbps 的数据吞吐量,可用在图像和信号处理、高带宽存储器接口等领域中。

1.2 DSP 之间通过串行RapidIO 互连

如果 DSP 簇的互连串行RapidIO 协议,可以大大提高吞吐量。如图1 所示:

图 1 一种初步的互连方案

可以看出,几个DSP 通过这种方法进行互连,利用两个DSP 分别从外部收集未处理的数据并将处理好的数据送出,在几个DSP 内部利用串行RapidIO 协议,数据在几个DSP 之间高速运转,正是因为RapidIO 这种基于点到点的传输特性才能使得高速传输的实现。另外,还可以通过一个外部的主机hoST 来实现控制这几个DSP 的一些功能,比如在某种场合可以只运行某个DSP 进行特殊运算,那么其他的DSP 则处于不工作的状态。这种DSP 之间使用串行RapidIO 互连有很多优点:

1、RapidIO 协议分为三层,所有DSP 可以集中处理码元速率和符号速率。

2、拥有可以升级的交织查找表,可以平衡几个 DSP 的工作量。

3、这种点到点的开关互连可以满足更高更复杂的要求,比如多用户检测等等。

4、协议中四种优先级设定,允许高优先级的优先通信。

5、RapidIO 中的数据流,可以选择第六种数据类型,允许数据传输具有更小的包头。

1.3 无线传输系统部分

在无线传输中,模拟的用户数据经过射频模块进行模拟的转换,发送到基站的基带板接收,运行一系列的运算规则进行调制解调来分析用户数据。基带子系统完成信道解扩解调、编译码、扩频调制的功能。基带子系统对上行基带数据进行解调,包括相关、信道估计、频率跟踪和RAKE 合并等,然后经过译码处理、FP 处理传递给传输子系统。而在下行链路中,基带子系统接收到来自传输子系统的FP 包,根据要求完成编码,包括TB 块CRC 校验和码块分段、信道编码、速率匹配、交织、传输信道复用与物理信道映射等,将下行数据发送到中频子系统。其中,互相关、信道估计和多用户检测等通常都是用ASIC 和FPGA 来实现的,Viterbi 译码和turbo 译码等通常都是用DSP 实现的。如图2 所示:

图 2 基站基带处理板简化框图

传统的 ASIC/FPGA 构成的处理器,没有对等网络的要求,对语音、数据进行固定分配,处理效率比较低。因此可以考虑用DSP 来实现,但是单个DSP 只有一个内核,它的处理能力非常有限,处理数据的速度不及FPGA.如果多个多核协作进行并行计算,则可以成倍提高DSP 的处理能力,因此可以考虑多个DSP 互连。多个DSP 通过高速协议互连构成的DSP簇能够很灵活地实现多种功能,他们之间通过软件编程,可以非常灵活地适应更高复杂的要求,并且使对等网络通信成为可能,具有更高的吞吐量。

由于这种模块只有 DSP 在运算,需要进行负载均衡,对于处理链中的DSP 簇,需要给每个DSP 分配不同的算法模块。因为需要更高的数据速率并且需要更复杂的多用户运算,进行信道估计和检测,需要用多个DSP 对这些运算进行负载均衡,从而去实现更大的算法模块。比如说可以给每个DSP 相同的算法,也可以让每个DSP 本身成为一个独立的算法模块,这些都是非常灵活的。

2. 系统的具体实现

DSP 之间通过RapidIO 协议进行通信的实现方法,目前可以通过FPGA 实现,FPGA 作为DSP 节点本地互连网络协处理器,采用了分层结构,包括DSP 接口层、RapidIO 的逻辑层、运输层和物理层[4].DSP 通过外部存储器接口( EMIF) 和FPGA 相连。但是这种方法需要在FPGA 内部进行比较复杂的互连。目前,TUNDRA 公司推出了一款专门的串行RapidIO芯片--TSI568A.

图 3 Tsi568a 的内部结构。

上一页 1 2 下一页

评论

技术专区

关闭