新闻中心

EEPW首页 > EDA/PCB > 业界动态 > GF推出强化型55纳米CMOS逻辑制程

GF推出强化型55纳米CMOS逻辑制程

作者:时间:2013-02-22来源:IC设计与制造

  GLOBALFOUNDRIES今日宣布将公司的55纳米(nm)低功耗强化型(LPe)制程技术平台进行了最新技术强化,推出具备ARM公司合格的下一代存储器和逻辑IP解决方案的55nmLPe1V。“55nmLPe1V”是业内首个且唯一支持ARM1.0/1.2V物理IP库的强化型制程节点,使芯片设计人员能够在单一系统级芯片(SoC)中使用单一制程同时支持两个工作电压。

本文引用地址:http://www.eepw.com.cn/article/142237.htm

  GLOBALFOUNDRIES产品营销副总裁BruceKleinman表示:“‘55nmLPe1V’的核心优势在于,一个设计库可同时适用于1.0伏电压及1.2伏电压的设计环境。这意味着设计人员可以在该平台上始终采用同一套设计规则和模型,无需增加额外光罩层数或特殊制程,在保证功耗效率和性能优化的同时节省了成本且提高了设计灵活性。”

  基于ARM的1.0V/1.2V标准单元和存储器编译器,GLOBALFOUNDRIES“55nmLPe1V”能够帮助设计人员在速度、功耗和面积设计方面获得优化,特别有利于在设计SoC解决方案时面临功耗限制的设计人员。

  ARM为GLOBALFOUNDRIES先进的55纳米LPe制程提供了全面的8轨、9轨和12轨库的硅晶验证平台,以及高速、高密度存储器编译器。

  ARM公司物理IP部门营销副总裁JohnHeinlein博士表示:“1伏和1.2伏操作环境的结合,以及对逻辑电平转换的支持,可以提供低功耗、高性能和更小芯片面积的完美结合。与之前的解决方案相比,双电压特性及Artisan下一代存储器编译器架构减少了至少35%的动态功耗和静态功耗。”

  “55nmLPe1V”尤其适用于大容量、电池供电的移动消费设备以及各种绿色节能产品。制程设计(PDK)和电子设计自动化(EDA)工具包现已面市,并提供多项目晶圆(MPW)服务。

  Artisan存储器提供了灵活的生产选择,被广泛应用于全世界数十亿产品。这些下一代存储器是更广泛的65纳米至20纳米Artisan物理IP平台的组成部分,其特性包括:可延长电池寿命的低电压和待机模式,可实现最快处理器速度的超高速缓存,以及可减少低成本SoC设计面积的专有设计工艺。



关键词: GF CMOS

评论

技术专区

关闭