模拟IC制程技术挑战
随着终端产品朝向轻薄短小、低耗电和多功能整合三大趋势发展，无论对影像、声音、省电和体积小的质量要求愈来愈高，模拟制程技术主要推动力量在于分别就设计端和制程端来达成芯片的功能整合趋势－这包含了模拟效能、成本以及Time-to-Market的完美平衡。使得系统在快速可靠的功能（数字与模拟）执行下，同时满足社会对于系统变得更小、更快、更省电和价格更低的期望。
综观模拟IC对质量要求不外乎速度(Speed)、精准(Precision)、功率消耗(Power consumption)、电压控制能力(Voltage capability)、电流控制能力(Current capability)、可靠度(Reliability)和稳定度(Stability) 等七个技术评估指针以及制造成本评估指针；并针对不同的应用，特别要求其中一项或数项指针的性能。而鉴于数字技术的持续快速发展，如何使模拟IC跟上不断提升的数字效能，以称职地扮演其在系统内的角色，便成为模拟IC供货商的主要挑战之一。这除了更创新的模拟产品设计外，未来模拟制程技术的进步将扮演着更大的贡献角色。
依据2004年版ITRS（International Technology Roadmap for Semiconductors） Update针对模拟IC所做的技术蓝图规划中，点出未来模拟IC技术发展的方向在于持续克服下列挑战：
首先是模拟与数字电路区块整合时的隔离问题。由于快速运作的数字电路常会产生很强的噪声，进而对模拟讯号造成干扰；而除了讯号之外，模拟功能也常需处理电源，其电压可能动辄数十伏特，电流值则以安培计算，在这么高的功率水平之下，如无良好的隔离保护，稍一不慎即可能摧毁芯片上的逻辑甚至模拟电路。以现阶段模拟制程技术仍无法有效对数字与模拟区块隔离提出解决方案时，对于上述讯号干扰及电源隔离问题似乎仅能透过设计端着手，凭借着设计者的经验，采取较保守的区块布置方式以降低可能的讯号干扰或是将组件与电源功能完全隔离。这些要求都让芯片的整合问题更复杂并增加了设计时间与芯片面积，直接提高了所需的成本。
其次是持续降低模拟电路的操作电压。由于低电压、低耗电量和更长的电池寿命等可携式产品应用需求兴起，为因应各类消费性电子产品对低耗电量和增加电池寿命等的严苛需求下，不论数字或模拟IC组件都朝向降低操作电压以节省动态能耗的方向前进。尤其在今日的数字核心电压已降至1.2 ~1V的情况下，模拟IC动辄5V甚至12V的电压需求便成为系统进一步降低能耗的瓶颈，于是如何降低模拟电路的操作电压便成为模拟制程的发展重点之一。由表一ITRS技术蓝图中针对组件操作电压的趋势分析中，模拟IC的操作电压至2009年前希望能降至2.5-1.8V，2010年后甚至希望能进一步降至1.8-1.2V；以配合终端产品愈来愈严格的消费电力需求。
表一、ITRS对于组件操作电压的技术蓝图
|
时间 |
2003 |
2004 |
2005 |
2006 |
2007 |
2008 |
2009 |
2010 | |
|
技术节点 |
|
hp90 |
|
|
hp65 |
|
|
hp45 | |
|
操作电压（V） |
数位 |
1.0 |
1.0 |
0.95 |
0.9 |
0.85 |
0.8 |
0.75 |
0.7 |
|
模拟 |
3.3-1.8 |
2.5-1.8 |
2.5-1.8 |
2.5-1.8 |
2.5-1.8 |
2.5-1.8 |
2.5-1.8 |
1.8-1.2 | |
资料来源：ITRS 2004 Update(2005/01) ；工研院IEK-ITIS计划（2006/01）
不过即使如此，降低操作电压对于模拟IC而言仍是一条极具挑战性的任务。由于噪声不会随着电压下降而减弱，因此模拟功能必须将操作电压保持在一定水平以提供干净模拟讯号所需要的电压准位，如何在降低工作电压的同时仍能保持良好的信号噪声比，将是制程技术发展时所需克服的问题。
最后一项挑战则是如何将先进模拟功能成功地整合至以CMOS制程为主的数字芯片之内，以达成系统单芯片（SoC）的目标。不可讳言地，虽然现阶段模拟制程仍是各拥山头的局面，但CMOS制程挟着数字IC主流制程的地位，不论在技术发展进程、晶圆厂产能供应、设备及材料取得价格等方面，均较其它制程更具竞争优势，实是未来持续降低芯片成本的不二选择。故以长期趋势而言，在微处理器、内存、混讯电路和射频组件朝向所谓系统单芯片整合的趋势下，欲同时达成高度整合效果及低廉成本的目标，势必仍需采用CMOS技术。虽然模拟电路初期采用CMOS制程仍不免在效能和噪声方面有相当疑虑，故目前一些高性能、高频模拟组件仍采用BiCMOS或SiGe BiCMOS制程；但随着CMOS制程快速发展，相关解决方案如SOI(Silicon-On-Insulator)、应变硅(Srained Silicon)及新材料的相继出现，均使得CMOS组件的模拟/射频性能愈趋完善。展望未来，当初以CMOS为基础所延伸出的特殊制程（如BiCMOS），预计将于2007年一统，重新回归CMOS制程本身(详见图一)，成为未来发展SoC（System on a Chip；系统单芯片）的完整制程平台，此趋势值得我模拟IC业者留意。
资料来源：ITRS 2004 Update (2005/01)；工研院IEK-ITIS计划（2006/01） 图一、模拟／混讯／射频组件制程技术蓝图一览
观察整个模拟IC技术的走向，可发现CMOS制程的影响力逐渐增增强；尤其对于成本与体积敏感的消费性电子，未来借着CMOS制程来整合数字与模拟组件以进一步降低成本与体积将成为主流发展方向；是否能确实掌握CMOS制程的特性，将成为模拟IC设计业者未来产品竞争的优势之一，建议我国业者应详加留意此趋势，与代工业者密切合作，建立相关技术能量。
评论