新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 宏力半导体成功开发MCU代工技术

宏力半导体成功开发MCU代工技术

—— 涵盖高端及低端应用平台的工艺制程均已经成功量产
作者:时间:2011-03-28来源:SEMI收藏

  专注于差异化技术的半导体制造一直是的公司战略方向。近日宏力宣布其专为微控制器()开发的涵盖高端及低端应用平台的工艺制程均已经成功量产,包括低本高效的OTP ,高性能的eFlash (嵌入式闪存)以及EEPROM制程平台。

本文引用地址:http://www.eepw.com.cn/article/118121.htm

  低本高效的OTP技术平台是基于自身的0.18微米逻辑制程,结合了来自宏力战略伙伴eMemory的第OTP。该解决方案仅需14个光罩层,比传统的0.35微米OTP至少减少了5个光罩层,创造了工艺最低光罩层总数的行业纪录。用STI (浅槽隔离)代替LOCOS (局部场氧化),并按照0.18微米后端制程的设计规则,使芯片的尺寸与标准的0.35微米或0.5微米OTP产品相比缩小30%以上。另外,宏力还提供一整系列的单元库来简化客户的设计并缩短产品上市的时间。至今为止已经有20多件产品在宏力投入量产。

  对于高性能的MCU产品,需要高擦写次数的非挥发性记忆体,就此宏力提供搭配不同逻辑特性的嵌入式闪存制程平台,支持通用,低功耗,以及超低漏电的逻辑电路设计使得客户可以针对MCU的具体应用来选择适合的工艺,以更好的设计高速以及低功耗的产品。这些嵌入式闪存制程结合了其基于SST SuperFlash? (1)上已经量产的自对准分栅闪存技术和自身的逻辑技术,覆盖了从0.13微米到0.18微米的技术节点。其闪存记忆单元只有0.38平方微米,对于0.18微米技术节点而言已是行业中的最小单元尺寸,同时还可重复擦写10万次以上。

  在提供标准Triple-gate嵌入式闪存制程的同时,也提供低成本高效率的Dual-gate方案。Dual-gate嵌入式闪存制程的光罩层数较少,3.3/12V只需22层,而1.8/12V在25层以下。对于客户担心的I/O,以及模拟IP,宏力半导体也可以提供相应的解决方案。

  此外,宏力还提供EEPROM技术以支持更高擦写次数要求的MCU产品以及银行卡,市民卡等应用。宏力的技术解决方案将帮助我们的客户迅速在MCU市场中获得更大的份额。”



关键词: 宏力半导体 MCU

评论


相关推荐

技术专区

关闭