新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于通道控制的双余度DSP设计与实现

基于通道控制的双余度DSP设计与实现

—— Design and Implementation of Dual-Redundancy DSP Based on Channel Control
作者:南京航空航天大学信息科学与技术学院 冉剑 控制板硬件设计时间:2011-02-18来源:电子产品世界收藏
        控制板的外围组成如图1所示,硬件框图如图2所示,主要由外部信息采集单元、模块、应用处理及其输出单元等组成。其中,双余度单元的选用16位定点DSP TMS320LF2407A,其运行最高速率可达40MHz、片内集成多种外设。图中,两个DSP通过CAN总线及I/O口进行控制信息交换及数据通信。两个DSP分别与收发器1、收发器2相连,这两个通道与外部数据或控制总线是相连的,即共享一个外部接口,通道控制逻辑使同一时刻只能有一个通道打开,保证系统工作的稳定性。其中DSP1是控制逻辑的主控制机,在正常工作的情况下由它控制着相应通道的通断及当前主控。每个DSP都有自己的EEPROM存储器,用于存储系统的各种即时信息,并通过CAN总线在双机间进行传输。控制板工作时采集传感器及外部控制信息,通过运算处理后由其对应的通道输出控制信息到相应控制盒,控制相应设备的动作。

本文引用地址:http://www.eepw.com.cn/article/116948.htm


  模块硬件设计

  模块是本设计的重点,其硬件原理如图2的双余度DSP模块。它由双DSP核及通道控制逻辑两部分组成。其中DSP1为主CPU,DSP2为辅CPU。当系统上电启动后主CPU通过I/O口通知辅CPU进行自检并采集其自检信息,同时当主CPU的EEPROM内容发生改变时,主CPU通过CAN总线发送相应的数据给辅CPU以更新辅CPU的EEPROM内容,如图3所示。图中CAN收发器为两个对连的CAN总线收发器,负责实现双机间系统即时信息的传送,并存储于各自对应的EEPROM中,供维护和查询。

  通道控制逻辑决定着整个系统的当前工作CPU,即当其中一个CPU被认为有故障时,通道控制逻辑将主动或是被动地切换到系统认为没有故障的CPU,或决定由其中的一个CPU强制工作。通道控制逻辑的硬件原理如图4所示。所谓的主动切换是指当主DSP通个自检发现自身有故障(包括其对应的通道故障),而其程序能正常工作的情况下,由其程序产生的通过控制I/O口的逻辑电平而产生的通道切换。被动切换是指非DSP自检的因素产生,而是由于通道控制逻辑本身硬件故障引起的通道意外切换。通道控制逻辑硬件由门电路组成,能有效地防止双机的抢权问题。同时控制逻辑返回给两个DSP一个“CTL_BACK”状态回读信号,用于判断当前的通道情况。

  主DSP通过控制输入端口的逻辑状态来使能相应的通道,只有当两个控制端同时有效时选通主通道,此时主DSP工作。其他任何状态都将打开辅通道。可以有效避免由于主控DSP I/O口失效而产生不能切换的后果。同时主DSP不断检测“CTL_BACK”状态回读信号的状态,否则将产生被动切换,说明通道控制逻辑硬件故障。辅DSP上电后不断检测“CTL_BACK”状态回读信号,若检测到为有效,则说明通道已经切换到了辅通道,辅DSP开始工作。


上一页 1 2 下一页

关键词: 双余度DSP CPU

推荐阅读

评论

技术专区

关闭