目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明,即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性 产生不利影响。例如,如果印制板两条细平行线靠得很近,则会形成信号波形的延迟,在传输线的终端形成反射噪声。因此,在设计印制电路板的时候,应注意采用 正确的方法。
在电子设备中,接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。
1、正确选择单点接地与多点接地。
在低频电路中,信号的工作频率小于1MHz,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在1~10MHz时,如果采用一点接地,其地线长度不应超过波长的1/20,否则应采用多点接地法。
2.将数字电路与模拟电路分开。
电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分开,而两者的地线不要相混,分别与电源端地线相连。要尽量加大线性电路的接地面积。
3.尽量加粗接地线
若接地线很细,接地电位则随电流的变化而变化,致使电子设备的定时信号电平不稳,抗噪声性能变坏。因此应将接地线尽量加粗,使它能通过三位于印制电路板的允许电流。如有可能,接地线的宽度应大于3mm。
4.将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时,将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于:印制电路板上有很多集成电路元件,尤其遇有耗电多的元件时,因受接地线粗细的限制,会在地结上产生较大的电位差,引起抗噪声能力下降,若将接地结构成环路,则会缩小电位差值,提高电子设备的抗噪声能力。
专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们
相关推荐
提醒主人关门叮酶乐曲电路
大家来讨论一下usb的发展
STC12C2052AD系列单片机器件手册中文指南
TI 54xxDSP与51单片机的接口技术
开发评估平台CED电路图12
只有前5%公司在全球AI半导体市场中获得利润
USB固件编程
后级处理电路图
美国上半年关税870亿美元 其中6月收入266亿美元
STC增强型8051系列单片机中文应用详解
英特尔Nova Lake-S 采用 TSMC N2 工艺流片
Interfacing High-Speed ADCs to FPGAs with Embedded Transceivers
中国长江存储计划通过使用国产工具建立生产线来摆脱美国制裁
STC51内核单片机介绍
在FPGA上开发嵌入式系统软件
全球首个电子-光子-量子集成芯片系统问世
出售多年积攒的嵌入式资料光盘
TLV320AIC3254 社区视频
人体感应音乐喷泉开闭电路
鸿海刘扬伟再传密会GoogleCEO 共商自动驾驶大计
关税驱动型世界中的战略采购:重新思考半导体供应链
40-nm FPGA和8.5 Gbps收发器
开放式硬件以实现弹性半导体供应链
出售多年积攒的嵌入式资料光盘
定时闹咱电路
Build up to 96-Port SGMII GigE With Stratix III FPGAs
台积电据报计划从亚利桑那州开始部署无人机,供应商将于2025年第四季度确认
STC89LE516AD系列单片机选型
百万AI机器人大军不是梦! 解析「鸿海三箭」
求救:FPGA高手救小弟一把吧