- 在日前举行的3GSM世界大会上，Nvidia公司率先展示该公司推出名为GoForce 5500的最新图像处理器单元(GPU)。据称，可以在手机上实现每秒30帧的数字视频，并且能够达到D1 resolution的高清晰度，同时具备环绕立体声和控制台3D游戏效果。 Nvidia在GPU上通过硬件加速，实现了多媒体δ埽涑晒ι杓朴τ冒ν新蘩腞AZR V3X、Sony Ericsson的W9001和三星的Z700等多款多媒体手机。Nvidia手持设备GPU部门
- 关键字：
GPU Nvidia 单片机 芯片
- 2006年2月15日 海尔IC选用ARM Artisan®物理IP开发消费电子产品，全面的解决方案帮助中国工程师实现低功耗、高性能的IC设计。
- 关键字：
ARM IP
- QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA产品系列Eclipse II™的SDIO主控器IP核。为了进一步缩短客户产品设计的时间，QuickLogic同时还提供基于Eclipse II QL8325和QL8150 的SDIO参考设计。 QuickLogic所
- 关键字：
IP QuickLogic SDIO 嵌入式 设计
- 日前，德州仪器 (TI) 宣布推出一套新型的 IP 质量管理单元系统—PIQUA，该产品将使服务供应商能够在 VoIP、IP 视频、IPTV 以及因特网音乐服务方面，为个人消费者与企业用户提供高级服务质量。通过积极与 Motive 及 Viola Networks 的合作，融合了PIQUA 的TI IP 通信技术产品，可提供重要技术信息来正确管理各种新兴
- 关键字：
IP 德州仪器 质量管理单元系统
- QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA产品系列Eclipse II™的SDIO主控器IP核。为了进一步缩短客户产品设计的时间，QuickLogic同时还提供基于Eclipse II QL8325和QL8150 的SDIO参考设计。 Quick
- 关键字：
IP QuickLogic SDIO
- MIPS 科技与 Virage Logic宣布联合推出一个新系列的第一个内核优化 IP 套件（Core-Optimized IP Kit）。该套件由专门优化 MIPS 处理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
- 关键字：
IP MIPS Virage
- 多媒体/手机芯片领导厂商针对下一代家庭娱乐信息产品推出成套关键技术 意法半导体日前公布了该公司正在为无线家庭IP网络的音视频流应用开发一套关键技术的细节，以实现新一代消费电子产品。有了这些技术，不同的消费产品（机顶盒、DVD影碟机、DVD录放机、移动终端）就可以通过无线连接来共享多媒体内容。ST正在开发的关键技术包括视频码转换、先进的视频编码器和强固的解码器 (H.264)、自适应播放、802.11n WLAN和安全/DRM (数字权限管理)。 这些技术的开发目标是按照“随时
- 关键字：
IP ST 多媒体 家庭网络 无线 移动多媒体
- 2005年12月20日宏力半导体采用ARM Artisan物理IP扩展其0.18微米和0.13微米流水线。该协议使ARM全球用户可以通过ARM网站免费获得基于宏力技术的物理IP。
- 关键字：
ARM IP
- 用PowerPC实现高带宽 TCP/IP 性能,今天，实现线速 TCP/IP 性能仍旧是一项重大设计挑战。在本文中，我们将讨论限制 TCP/IP 性能的单位字节和单位包的处理成本，并给出在基于嵌入式处理器的应用中实现千兆位以太网 TCP/IP 性能最大化的技术。
- 关键字：
性能 TCP/IP 带宽 实现 PowerPC
- 当前IP网所承担的业务已经不再是电子邮件和网页浏览，除了基于IP网的宽带业务，还逐步出现了VPN等高增值业务。这就要求IP网不仅有容量上，而且要在业务支持种类、服务质量和可管理性上有所提高，最终发展到以IP/MPLS网实现统一的业务提供和业务承载。 今天，IP/MPLS标准和技术正日益得到完善，其市场接受度正不断提高，许多运营商将在网络中构建具有业务提供能力的IP/MPLS业务层作为其重要战略。传统的路由器也具有一定的IP或MPLS隧道能力，但是它们并不是基于“面向服务”进行设计的，只能以粗放的
- 关键字：
IP
- 摘 要：本文介绍了与免费IP Core运作有关的问题以及免费资源的若干来源，然后通过对两个不同来源的、免费的八位RISC CPU进行比较和分析，给出了若干选用免费核时应考虑的问题。关键词：IP Core； CPU引言随着集成电路单位面积晶体管数量的激增和人们对缩短设计周期的追求，设计重用已经成为有效的应对方法，它不但适合于ASIC，也适合于CPLD/FPGA。在CPLD/FPGA的设计过程中，由于开发工具的通用性、设计语言的标准化，设计过程几乎与所用器件的硬件结构无关，
- 关键字：
CPU IP Core
- 摘 要：本文介绍了一种在Atmega128芯片上嵌入TCP/IP协议栈的实现方法，整个协议栈采用模块化设计，结构简单，可以很方便的移植到不同芯片上。关键词：TCP/IP；嵌入式系统；8019AS；Atmega128引言对于嵌入式系统而言，考虑到TCP/IP协议的复杂性以及嵌入式系统自身资源的有限，对TCP/IP的实现并不是一件容易的事情。在一些特殊场合，比如要求实时性或者数据的安全性，实现TCP/IP协议时还需要特别加以考虑。下面以ATMEL公司的mega128芯片为硬
- 关键字：
8019AS Atmega128 TCP/IP 嵌入式系统
- 摘 要：本文首先介绍了一个32位嵌入式税控机专用系统芯片C3118的功能、结构和特点，然后分析了一个自动化程度很高的SoC设计平台——C*SoC200，对该平台的主要结构和功能进行了分析。关键词：IP；SoC；平台；仿真
引言2003年7月，中国国家质量监督检验检疫总局发布了由税控机国家标准制定委员会制定的税控收款机国家标准。并将陆续出台一系列的管理法规。为了满足国家标准的要求，各税控机生产厂家都在积极使用32位MCU开发符合新规范的税控机。而32位的嵌入式税控机专用
- 关键字：
IP SoC 仿真 平台 SoC ASIC
gpu ip介绍
您好，目前还没有人创建词条gpu ip!
欢迎您创建该词条，阐述对gpu ip的理解，并与今后在此搜索gpu ip的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
