8月5日，Cadence公司在上海隆重举办年度CDNLive使用者大会。期间，Cadence宣布推出Voltus-Fi定制型电源完整性解决方案，芯片签收与验证部门产品营销总监Jerry Zhao向行业媒体具体讲解了新产品的特点。
VoltusTM-Fi定制型电源完整性解决方案具备晶体管级的电迁移和电流电阻压降分析技术(EMIR)，获得晶圆厂在电源签收中SPICE级精度的认证，从而创建了设计收敛的最快路径。新的解决方案采用Cadence Spectre® APS(Accelerated P
关键字：
Cadence Voltus-Fi SPICE 201409
全球电子设计创新领先公司Cadence设计系统公司 (Cadence Design Systems, Inc) 在上海浦东嘉里大酒店举办年度CDNLive使用者大会，会议集聚了Cadence的技术用户、开发者、业界专家与行业媒体700多人，Cadence工具的开发专家和使用者们面对面分享重要设计与验证问题的解决经验，探讨高级晶片、SoC和系统的技术潮流趋势。
5号早上，Cadence公司副总裁兼中国区总经理刘国军先生首先代表公司欢迎业界客户、合作伙伴、专家学者及媒体朋友的到来。Cadence总裁
关键字：
Cadence CDNLive SoC
全球电子设计创新领先公司Cadence设计系统公司今天宣布推出Cadence® Voltus™-Fi定制型电源完整性解决方案(Cadence® Voltus™-Fi Custom Power Integrity Solution)，具备晶体管级的电迁移和电流电阻压降分析技术(EMIR)，获得晶圆厂在电源签收中SPICE级精度的认证，从而创建了设计收敛的最快路径。新的解决方案采用Cadence Spectre® APS(Accelerated Parall
关键字：
Cadence Voltus-Fi EMIR
电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
关键字：
零中频放大器 低噪声 DIS管脚 Cadence
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于台积电16纳米FinFET制程的DDR4 PHY IP(知识产权)。16纳米技术与Cadence创新的架构相结合，可帮助客户达到DDR4标准的最高性能，亦即达到3200Mbps的级别，相比之下，目前无论DDR3还是DDR4技术，最高也只能达到2133Mbps的性能。通过该技术，需要高内存带宽的服务器、网络交换、存储器结构和其他片上系统(SoC)现在可以使用Cadence® DD
关键字：
Cadence DDR4 PHY IP CRC
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)于2014年5月13日宣布，海思半导体(HiSilicon Semi)进一步扩大采用Cadence® Palladium® XP 验证运算平台作为其仿真方案，运用于移动和数字媒体System-on-Chip (SoC) 与 ASIC开发。
海思提供通信网络和数字媒体的ASICs 和 SoCs，包括网络监控，视频电话，数字视频广播与IPTV解决方案。这些市场的解决方案需要高水准质量与经得起磨练的硬件软件验
关键字：
Cadence ASICs SoCs
摘要：为了解决高速多层PCB的电源完整性问题，缩短其开发周期，提高其工作性能，以ARM11核心系统为例，提出利用Cadence PI对PCB进行电源完整性分析的方法。通过对电源系统目标阻抗分析，确定去耦电容的数值，数量以及布局;对电源平面进行直流压降和电流密度分析，改善PCB设计，优化系统的电源完整性。利用动态电子负载搭建的测试平台，对电源仿真分析后制作的PCB进行测试，系统电源完整性较好，表明分析的结果是有效的。
随着现代高速信号的速率越来越快，信号边缘越来越陡，芯片的供电电压的进一步降低，时钟频率和
关键字：
Cadence
全球电子设计创新领先企业Cadence设计系统公司日前宣布，展讯通信有限公司(Spreadtrum Inc.)选择Cadence® Palladium® XP II验证计算平台用于系统芯片(SoC)验证和系统级验证。展讯使用Palladium XP II的目的是为了缩短芯片的研发周期，并进一步提高其移动芯片开发效率。上述芯片主要用于智能手机、功能手机和消费类电子产品。 “在竞争异常激烈的移动手持设备市场上，功耗低与上市
关键字：
Cadence Incisive Palladium
Xilinx, Inc. 与 Cadence 设计系统公司日前宣布共同合作开发了业界首个用于在硬件成型之前对基于Xilinx Zynq™-7000可扩展式处理平台(EPP)系统进行系统设计、软件开发与测试的虚拟平台。该方案进一步改善了Xilinx的基于ARM®处理器平台的开发环境，为嵌入式软件设计师改善了开发流程，让软件内容能够驱动硬件设计。 “从2008年开始，Xilinx已经为Zynq-7000 EPP设计了一套全面的开发工
关键字：
Xilinx Zynq-7000 Cadence
重点： · 认证确保精确性方面不受影响，并包含用于65纳米至14纳米FinFET制程的物理验证签收的先进技术 · 双方共同的客户可通过它与Cadence Virtuoso及Encounter平台的无缝集成进行版图设计和验证版图 全球电子设计创新领先企业Cadence设计系统公司今天宣布Cadence® Physical Verification System (PVS)通过了GLOBALFOUNDRIES的认证，可用于65纳米
关键字：
Cadence FinFET Virtuoso Encounte
重点： · Cadence®加速并扩展用于ARM® CoreLink™ 400 interconnect基于IP系统的Interconnect Workbench解决方案，提高性能验证和分析速度 · Cadence现在提供ARM Fast模型，可以和Palladium XP II平台结合起来验证基于ARMv8的嵌入式操作系统 · 现今可提供支持用于先进联网、存储及服务器系统的ARM AM
关键字：
Cadence ARM ARMv8 处理器
全球电子设计创新领先企业Cadence设计系统公司日前宣布其新版Allegro® TimingVision™ environment加速高速接口设计高达67%。使用Cadence® Allegro PCB Designer中的TimingVision environment，能大大缩短高速PCB接口设计周期，并确保接口信号满足时序要求。如今先进的主流协议，包括DDR3/DDR4、 PCI Express及SATA等协议，随
关键字：
Cadence Allegro PCB SATA Layout
全球电子设计创新领先企业Cadence设计系统公司日前宣布推出Tensilica® Imaging and Video Processor-Enhanced Performance (IVP-EP)处理器，它是IVP产品线中最新一款图像和视频数据处理器。IVP-EP是相机图像处理、视频后期处理、手势识别、汽车驾驶辅助及计算机视觉等应用的理想选择，它基于全新和经过优化的架构，既可以作为独立的可配置核使用，也是一个完备的预构建子系统，可以很容易地集成到片上系统。
关键字：
Cadence Tensilica IVP-EP
cadence.spb.15.2.介绍
您好，目前还没有人创建词条cadence.spb.15.2.!
欢迎您创建该词条，阐述对cadence.spb.15.2.的理解，并与今后在此搜索cadence.spb.15.2.的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473