首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> asic ip核

asic ip核 文章 进入asic ip核技术社区

JPEG编码器IP核性能优化解决方案

  • 6月19日,半导体IP供应商CAST公司宣布对其提供的JPEG编码器IP核进行功能及性能优化。  系统设计师现在有两 ...
  • 关键字: JPEG  编码器  IP核  性能优化  

FPGA和ASIC的比较

  • ASIC是英文的Application Specific Integrated Circuits缩写,即专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD(复杂可编程逻辑器件)和FPGA(现场可编程逻辑阵列)来进行AS
  • 关键字: FPGA  ASIC  比较    

SoC中的处理单元性能评估及功能划分

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: DSP  ASIC  RISC  FPGA  SoC  

基于Avalon总线接口的UPFC控制器IP核设计

  • 0引言统一潮流控制器(UnifiedPowerFlowCon-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路...
  • 关键字: Avalon总线  UPFC控制器  IP核  

泰克元件解决方案公司与MOSIS签订ASIC服务协议

  • 定制微电子服务提供商---泰克元件解决方案公司(Tektronix Component Solutions)日前宣布,与领先的供应链集成商(aggregator)-- MOSIS公司就帮助客户开发完整的高性能ASIC解决方案,同时降低早期ASIC开发成本达成协议。
  • 关键字: 泰克  MOSIS  ASIC  

FPGA和ASIC的电源管理方案

  • 目前的电子产品市场竞争非常激烈,厂商都希望能在最短时间内将新产品推出市场,以致子系统的设计周期越缩越...
  • 关键字: FPGA  ASIC  电源管理  

基于BIST的IP核测试方案设计

  • 1 引言  随着半导体工艺的发展,片上系统SOC已成为当今一种主流技术。基于IP复用的SOC设计是通过用户自定义逻辑(UDL)和连线将IP核整合为一个系统,提高了设计效率,加快了设计过程,缩短了产品上市时间。但是随着设
  • 关键字: BIST  IP核  测试  方案设计    

ASIC和微处理器芯片供电电源电路介绍

  • 今天的高性能ASIC和微处理器芯片消耗的功率可超过150瓦。对于1 V1.5 V的供电电压,这些器件所需要的电流可轻易超过100 A。通过采用多相直流/直流转换器,为此类器件供电的任务可变得更容易处理。 目前,可扩展控制器
  • 关键字: 电路  介绍  电源  供电  微处理器  芯片  ASIC  

富士通半导体交付55nm创新方案

  •   解本土IC设计之“渴”   近来中国IC市场的最重磅新闻要属大小“M”——台湾联发科(MTK)和晨星半导体(MStar)宣布合并。“M兄弟”的联手对已跨入“1亿美元俱乐部”的少数刚崛起的大陆本土IC设计公司带来很大的竞争压力,而原本就缺资金、缺平台、缺资源的本土小型和微型IC厂商的生存空间更加令人堪忧。   正如富士通半导体ASIC/COT业务市场部副经理刘哲女士在不久前闭幕的&
  • 关键字: IC  富士通  半导体  ASIC/COT  

ASIC和微处理器芯片供电电源介绍及应用实例

  • 今天的高性能ASIC和微处理器芯片消耗的功率可超过150瓦。对于1 V1.5 V的供电电压,这些器件所需要的电流可轻易超过100 A。通过采用多相直流/直流转换器,为此类器件供电的任务可变得更容易处理。 目前,可扩展控制器
  • 关键字: 介绍  应用  实例  电源  供电  微处理器  芯片  ASIC  

ISOFACE提供智能化保护

  • 摘要:ISOFACE产品家族能以智能化方式解决大多数工业自动化系统所面临的共同挑战,譬如,可编程逻辑控制器(PLC)、驱动器、工业PC、机器人系统、分布式控制系统、楼宇控制系统、普通控制设备和传感器输入模组。
  • 关键字: 工业自动化  ISOFACE  ASIC  201206  

基于FPGA的DDS IP核设计

  • 摘要:以Altera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软
  • 关键字: FPGA  DDS  IP核    

使用LabVIEW FPGA模块设计IP核

  • 对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应
  • 关键字: LabVIEW  FPGA  IP核  模块设计    

Nufront第三代处理器采用Cadence接口IP解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),日前宣布Nufront(新岸线)的NS115芯片组采用了Cadence可配置的DDR3/3L/LPDDR2存储控制器与硬化PHY IP核,应用于其双核ARM Cortex –A9移动应用处理器。TSMC 40LP工艺, 32位DDR3/LPDDR2接口的数据传输速率最高可达800Mbps,并能提供对超薄笔记本、平板电脑和智能手机等产品至关重要的基于数据流量的自动功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 关键字: Cadence  DDR2  IP核  

Leon2处理器IP核技术

  • Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)结构的处理器IP核。它的前 ...
  • 关键字: Leon2  处理器  IP核  
共682条 19/46 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473