- 富士通半导体(上海)有限公司于日前宣布其获得海思半导体策略ASIC合作伙伴荣誉。富士通的高速IP解决方案和ASIC设计服务，是海思授予其这一荣誉的关键所在。
由于不断升级的处理速度和越来越复杂的调制解调算法，现代通信芯片往往会集成数亿个同时工作的晶体管和超高速的模拟互联IP。而在这样的芯片上，领先工艺所带来的物理设计收敛会变得越来越困难，片上巨大规模的数字电路对超高速模拟IP的串扰也变得越来越明显，如何在很短的设计周期内去尽可能的定义和优化全芯片的低功耗策略，如何协同考虑封装设计来包容超高的功耗
- 关键字：
富士通 ASIC 半导体
- 可编程片上系统（SOPC）是一种特殊的嵌入式系统，它设计方式灵活，具备软硬件在系统可编程功能。SOPC在设计上...
- 关键字：
SOPC 触控屏控制器 IP核
- 据IHS iSuppli公司的中国研究报告，尽管需求比前几年放缓，但2012年中国汽车半导体市场仍有望强劲增长9.7%。政府激励措施在第四季度促进了中国汽车市场的增长。
今年中国汽车半导体市场营业收入预计达到41亿美元，高于2011年的38亿美元。明年，中国总体汽车半导体营业收入将增长12%，达到46亿美元。2011-2016年，中国汽车半导体市场的复合年度增长率将达11%，如图所示。
图：中国汽车半导体市场营业收入预测
这种增长令人鼓舞。中国消费者要求汽
- 关键字：
汽车 半导体 ASIC
- 分析了UART核的结构和智能卡的传输协议，提出一种基于UART核的智能卡接口IP核的设计。该设计以成熟的UART核为基础，无需编写异步串口的时序与接口逻辑，仅在串口核中增加收发缓冲器和协议处理等模块，减少了工作量并缩短了开发周期。最后对所设计的IP核进行仿真和实际测试，结果表明该IP核设计正确，运行稳定，适合在多卡系统中应用。
- 关键字：
UART IP核 智能卡 接口
- 全球电子设计创新领先企业 Cadence 设计系统公司 (NASDAQ:CDNS) 日前宣布 Renesas 微系统有限公司已采用 Cadence® Encounter® RTL Compiler 用于综合实现，尤其是将复杂 ASIC 设计的芯片利用率提高了 15%，面积减少了 8.4%，加速了实现周期并降低了成本。
- 关键字：
Cadence Renesas 微系统 ASIC
- 1概述
随着集成电路(Integrated Circuit,IC)设计技术和工艺水平进入超深亚微米,集成电路规模越来越大,芯片设计规模和设计复杂度也急剧提高,工艺流程呈现专业化,EDA设计逐步发展和完善。九十年代出现了SoC芯片,即可
- 关键字：
SoC IP核
- SOPC(System on a Programmable Chip，片上可编程系统)是Altera公司提出的一种灵活、高效的SOC解决方案。它将处理器、存储器、I／O接口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程逻辑器件上，构建一个可
- 关键字：
Nios DDS IP核 可重构
- 2012年11月14日，奥地利微电子宣布开始供应新款高集成ASIC，在较低的X射线剂量下，帮助西门子新型计算机断层扫描(CT)光探测器模块提供更高分辨率的图像。奥地利微电子公司是全球领先的高性能模拟IC和传感器解决方案的设计者及制造商，专为消费通信、医疗电子、汽车应用行业服务。
作为西门子新型Stellar CT光探测器模块的组成部分，奥地利微电子的ASIC可捕捉并数字化病人身体的图像。它在一个层叠骰子型(3D集成式)配置结构内，将一个高分辨率光电二极管同一个低噪声模数转换器(ADC)整合在了一
- 关键字：
西门子 ASIC CT
- 0.引言
FIR（Finite Impulse Response，有限冲击响应）数字滤波器具有稳定性高、可以实现线性相位等优点，广泛被应用于信号检测与处理等领域[1,2]。由于FPGA（Field Programmable Gate Array，现场可编程门阵列）
- 关键字：
FIR IP核 低通滤波器
- 几年前设计专用集成电路(ASIC) 还是少数集成电路设计工程师的事, 随着硅的集成度不断提高,百万门的ASIC 已不难实现, 系统制造公司的设计人员正越来越多地采用ASIC 技术集成系统级功能(System L evel In tegrete - SL
- 关键字：
FPGA IP核 设计方法
- 引言
脉冲压缩体制在现代雷达中被广泛采用，通过发射宽脉冲来提高发射的平均功率，保证足够的作用距离；接收时则采用相应的脉冲压缩算法获得脉宽较窄的脉冲，以提高距离分辨力，从而能够很好地解决作用距离和距离
- 关键字：
快速傅里叶 IP核 处理器 数字
- 摘 要：本文提出了一个AES加密算法的高速低功耗ASIC设计方案，使用Synopsys设计流程和VeriSilicON 0.18mu;m CMOS工艺，实现了最高工作频率410MHz，数据吞吐率5.23Gbps，功耗为58 mW。采用改进算法(T盒算法)，将轮变
- 关键字：
ASIC AES 加密算法 低功耗
- ASIC 和 FPGA 具有不同的价值主张，选择其中之一之前，一定要对其进行仔细评估。2种技术的比较信息非常丰富。这里介绍了ASIC和FPGA的优势与劣势。FPGA 和 ASIC 的设计优势比较FPGA 的设计优势更快的面市时间 - 无需布
- 关键字：
FPGA ASIC
asic ip核介绍
您好，目前还没有人创建词条asic ip核!
欢迎您创建该词条，阐述对asic ip核的理解，并与今后在此搜索asic ip核的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
