多路SDI信号单波长无损光传输

　　接收端先对收到的光信号进行光/电转换，把光信号转换成电信号，然后输入到FPGA，通过FPGA对该高速串行信号进行解码、时钟恢复、解复用恢复出N×10路同步并行信号，然后经过FPGA进行码速变换后恢复出N×10路异步并行信号;最后经并/串转换，SDI编码、整形恢复出N路原始的SDI信号输出。

　　2.2 多路SDI信号电复接的技术难点

　　在上述的原理图中，SDI信号的编解码、时钟提取、多路同步并行信号的FPGA复用、光/电转换、电/光转换等都是比较成熟的技术，实现起来基本没有难度。主要的技术难点是多路异步数据的码速调整、同步处理及数据还原。

　　以太网或者其他异步数据，在两帧之间会有空闲，在对这种类型的信号进行码速调整时我们可以通过控制、调整空闲数据的持续时间，实现对多路异步数据的码速调整、同步处理。SDI信号数据格式见SDI码速调整信号波形图(图3)中的DATA1，其数据为一帧紧接着一帧连续发送，并没有空隙，其每位数据都是有用的，这就造成如果我们对SDI的数据长度进行增加或者减少势必会破坏其帧结构，从而引起SDI信号传输出现误码。

　　2.3 多路SDI信号异步数据码速调整、同步处理及数据还原的实现

　　为了实现多路异步数据的码速调整、同步处理及数据还原，最开始拟采用简单的FIFO缓存方式进行，其具体实现框图如图2。

　　图2所示，左边为发送端的数据码速调整过程，SDI_27m_1、SDI_27m_N分别为每个SDI信号的FIFO的写时钟，TSDIDATA_27M为10位并行27MHz数据，Rdclk_30m为可编程产生的30M读时钟，TSDIDATA数据同与之相应的SDI_27m_N时钟同步，各个FIFO的写时钟不同步的，但是读时钟是同一个，这样就过经过FIFO后所有的数据都与Rdclk_30m同步，从而实现了多路异步数据的码速调整、同步处理。由于FIFO的读时钟与写时钟不一致，为了保证FIFO不被读空，需要对TFIFO的读写进行如下控制：数据写使能恒为“1”，读使能根据TFIFO内部的数据深度来决定，当检测到TFIFO的A_ampty为“1”时，此时控制TFIFO的读使能关闭并保持一段时间，以确保TFIFO不被读空，在TFIFO的读使能被禁止时TFIFO的输出保持，同时DATA_valid标志置“0”。通过上述控制，所有的N×10路并行信号都与Rdclk_30m读时钟同步，此时就可以通过FPGA多路复用成一路高速串行数据通过光纤传输到接收端。