采用高性能SRAM提高DSP密集型应用的性能

　　基于FPGA 的 DSP

　　如图2所示的赛灵思Virtex等FPGA采用专用的DSP块来高效实现DSP算法。每个DSP块都包含基于硬件的专用函数，如：乘法、乘法累加、加法、移位、对比、位逻辑函数与模式检测。通过级联多个DSP块可以实现更广泛的数学函数。

　　DSP存储器需求

　　每个周期执行DSP函数都需要能够高效地从存储器提取指令与数据。因此，保持DSP性能的关键是高存储器带宽。DSP处理器和FPGA DSP块已经建立了内部高速缓存存储器架构(L1/L2)，以支持每个周期多次的存储器存取。采用单独的存储器组存储指令与数据，可实现一种超级哈佛架构。处理器采用这种布置能够在每个周期并行提取指令与数据操作数。另外，DSP算法中的存储器存取一般呈现出可预测的模式。例如，FIR滤波器系数是按顺序循环存取。对于更深的外部存储，一般采用支持各种SDRAM存储器(DDR2/3、RLDRAM)、基于硬件的外部存储器接口(EMIF)。

　　为了使DSP性能提高两倍，可以实现采用QDR SRAM完成外部存储的最新创新性方法。

　　四倍数据速率(QDR)架构

　　如图3所示赛普拉斯QDR-IV SRAM等SRAM是针对高吞吐量而精心优化的高性能存储器器件。此类存储器具有多个配备双数据速率(DDR)接口的独立数据端口。对这些数据端口的存取可同时进行并且相互独立。地址总线共用，并且根据相关配置以单或双数据速率运行。目前市场上密度最高的产品为144Mb，而且支持18倍或36倍配置。

　　QDR-IV SDRAM的架构特点非常有利于需要高吞吐量、低时延和真正随机存取的数字信号处理流程。

　　传统方法(SDRAM)与新方法(QDR-IV)对比

　　图4说明了测试环境的整体设置。采用基于FPGA的DSP功能对比不同存储器类型的最高数据吞吐量。