DSP和USB总线的高频超声数据采集系统
加入技术交流群
通信接口子系统(USB子系统)
该子系统完成的功能，就是通过锁存器接收DSP发过来的数据，然后通过自身的USB控制器发往HOST。
采用Cypress公司的AN2131Q作为USB通信芯片。该芯片的主要特性为：
● 改进的8051内核。性能可达到标准8051的5~10倍，与标准8051的指令完全兼容；
● 高度集成。传统USB外设的硬件设计通常包括非易失性存储器(如EPROM、EEPROM、FLASH 、ROM)、微处理器、RAM、SIE(串行接口引擎)和DMA等。EZ-USB将上述多个模块集成在一个芯片中，从而减少了各芯片接口部分时序配合时的麻烦；
● USB内核。AN2131Q可以代替USB外设开发者完成USB协议中规定的80%~90%的通信工作，使得开发者不需要深入了解USB的低级协议即可顺利地开发出所需要的USB外设；
● Cypress公司的EZ-USB系列芯片接收全部USB 的吞吐量。这种设计不受端点数目、缓冲区大小及传输速度的限制;
● 软配置。外设未通过USB接口连接到PC机之前，外设上的固件存储在PC上；一旦外设接到PC机上，PC读取设备描述符，然后将该外设的固件下载到EZ-USB的RAM中并执行，这个过程叫做再枚举。这种基于RAM的软配置方法，可以允许无限的配置和升级。
● 易用的软件开发工具。固件可独立于驱动程序被测试。驱动程序和固件的开发与调试相互独立，可加快开发的速度。
AN2131Q属于Cypress公司EZ-USB系列，其驱动在Cypress公司提供的例程中略加改动即可使用，简单可靠，编辑、编译工具为Microsoft的VC++6.0和98DDK，调试工具采用SOFTICE。驱动程序为上层应用程序提供了很多API接口。
数据采集子系统与处理子系统的通信与同步
本系统有采样速率快，数据量大的特点。本系统中，8位ADC的采样频率为100MHz，采样宽度为每次20ms，那么每次采样得到数据为 100MHz*20ms=2KB；Trigger信号脉冲宽度采用50ms，由此可计算出每帧数据量为2KB * 50ms * 10KHz = 1M。数据处理采用的DSP芯片满足这个速率要求，但是还要通过USB把数据传向主机，而系统采用的AN2131Q为USB1.1协议芯片，经过测算其达不到理论的1Mb/s，因此，两个子系统之间必须通过缓冲器进行通信。目前常用的多处理器间通信方法有三种：双口RAM；高速FIFO；总线开关加存储器。
其中前两者相对简单，容易控制，但是由于目前双口RAM和FIFO的速率和容量都达不到本系统的要求，因此最终选用最后一种方法，即高速RAM 加总线开关的方法，由CPLD系统和DSP分时访问RAM。CPLD在START电平变低之后，地址线输出高阻，此时ADC的数据输出也是高阻，此时 DSP才开始从RAM读数据，这一逻辑保证了不会发生总线冲突。
高速DSP系统与AN2131Q的通信控制
通过一片数据锁存器作为缓冲器，利用TMS320C5409的XF和BIO引脚和AN2131Q的两个IO口作为握手引脚；同时，DSP利用中断来管理数据传输；AN2131Q则通过轮循来管理数据传输。
系统整体调试
由于要采集的信号频率较高，因此，电路板的抗高频干扰问题是一个很重要的问题，经过测试，高频信号在系统中没有产生影响系统整体性能的干扰。用 HP信号发生器分别产生500KHz、5MHz、10MHz、20MHz的信号进行测试，DSP子系统暂时没有对信号进行预处理而是原样不动的发给USB 通信芯片(信号处理函数暂时设为空参数)。在应用程序中，上层软件利用多线程处理技术，把采集到的信号同时进行分析、显示、存储等，系统达到了令人满意的实时性。
评论