一种16位高速数模转换器（DAC）的设计与实现

　　整体测试结果和电路概貌

　　基于0.25微米混合信号CMOS工艺技术，并采用上述自校准电路设计方案，我们完成了一个采用分段式电流舵结构的16位400MSPS的D/A转换器芯片的版图设计，如图5所示，该电路芯片尺寸为4.9×4.9mm2，整个DAC电路一共有110个压焊块。目前该电路已经成功完成工艺流片，电路测试评估板的实物照片如图6所示。

　　对封装后的DAC电路进行的初步测试结果表明，该DAC电路工作正常。图7为系统不带校准的实测SFDR，图8为系统带校准后的实测SFDR。可见经过自校准后，电路的SFDR提升了十几个dB，并且谐波也明显减小。

　　我们对该DAC芯片还进行了其它各项指标的测试，电路在400MHz时钟频率下经过自校准后的测试结果如下表1所示。由表中各项测试数据可见，该芯片的各项性能参数指标优异，表明整个DAC芯片的性能良好。

　　总结

　　基于0.25微米Mixed-Signal CMOS制造工艺，本文设计并实现了一个高速高精度单片集成化的数模转换器(DAC)。论文中的DAC电路采用分段式电流舵结构，其时钟的采样频率为400MHz，分辨率为16Bit。电路设计中还采用了电流校准技术，既保证了DAC电路的高精度，也减小了梯度误差的影响。实际流片后的测试结果表明，自校准技术的采用可使DAC

　　电路的精度和性能得到大幅度的提升，芯片的输出谐波也明显减小。本DAC产品是我们在高速高精度DAC电路研制方面的一次尝试，它的研制成功为我们今后研制开发性能更加优异的数模转换器产品打下了良好的技术基础。

　　参考文献：
　　[1] Jose Bastos, Augusto M. Marques, Michel S. J.Steyaert and Willy Sansen. A 12-Bit Intrinsic Accuracy High-Speed CMOS DAC[J]. IEEE Journal of Solid-State Circuits, 1998, 33, (12):1959-1960
　　[2] Chi-Hung Lin and Klaas Bult. A 10-b, 500-M,sample/s CMOS DAC in 0.6mm2[J]. IEEE Journal of Solid-State Circuits, 1998, 33, (12):1948-1957
　　[3] 赵耀华,陆铁军,王宗民.基于VLSI的高速LVDS接口电路设计[J].微电子学与计算机,2009,26,(11):78-81
　　[4] A.R Bugeja, B. Song. A 14b, 100Ms/s CMOS DAC Designed for Spectral Performance[J]. IEEE Journal Solid-state Circuits, 1999,34:1719-1731
　　[5] A.R Bugeja, B. Song. A Self-trimming 14b, 100Ms/s CMOS DAC[J]. IEEE Journal Solid-state Circuits, 2000,35:1841-1852