调试设计：芯片设计中必不可少之举

发展前景

不难想象，在系统设计早期阶段，每个功能模块接受足够的自检能力在全速运行期间进行自身诊断，并在DFT扫描链可处理的级别上实现这种能力。这种方法通常需要输入缓冲器或信号发生器对模块仿真，还要有输出捕捉寄存器或ADC 对其观察，以及足够的内部断点和跟踪能力揭示模块的内部工作情况。一些SOC 设计团队现在正在进行此项计划。这样实际的实现就成了架构师认为必要的调试支持级别与设计所能承受的费用间的折中。

进一步拓展此概念，完美系统的设计师可以利用重定某些功能模块目标，作为信号源或其它模块的捕捉设备。附属的ADC 是个很好的例子，这样的机会还有更多。例如，增加快速数据转换器可以将信号处理模块变成网络分析仪或数字示波器。对控制逻辑稍作添加，即可将缓冲器 SRAM 阵列转换为跟踪缓冲器。

按这种思考方式，片上的功能模块可成为大量的调试资源，只重置几个多路复用器和模式开关即可。但此过程需要深谋远虑。这样组织会影响平面规划和全局布线。必须在设计开始时进行，而不能在最后的实现时进行。

Ferguson 认为，某些工具也可支持这种过程。精密的工具可自动安装这种结构，如扫描链、扫描控制器及矢量发生器等。而且，DFT 硬件在寄存器级别的诊断上是必不可少的。但是，并没有支持创建调试结构的工具。Ferguson至少想要看到一种将混合信号模块视为具有能观性和能控性，并能扫描检查简单错误的检测工具。理想状态下一种工具应该能够贯穿于一项设计，并能提出一种调试架构和工艺。但这是以后要解决的问题。