基于CPLD的单片机PCI接口设计

2 PCI设计接口实现

2.1 CPLD ABEL HDL程序设计

我们针对8位单片机控制PCI以太网卡进行了程序设计，CPLD器件选用ALTERA的MAX7000系列。针对以太网卡的特点在逻辑上进行了再次简化，最张程序将适配进EPM7128芯片中，并在实践中检验通过。

以太网卡仅支持对配置空间和I/O空间的读写操作，而且这两个空间的地址都可以设置在0xFF以内，所以可以只用一个pci_address0寄存器，其它地址都直接设为“0”；如果再限制，每次只往网卡写入一个字节数据，则可以只用一个pci_datas0寄存器，其它数值在具体操作时设成与pci_datas0寄存器的一样即可。

以下是ABEL HDL主要源码。其中16dmux是4～16位译码器，用于地址译码，选通CPLD内的寄存器；8dffe是8位的DFFE；abelcounter是8位移位计数器；mylatch8与mylatch1分别为8位与1位锁存器，而mylatchc是带清零1位锁存器；其它以“my”开始的变量都是三态缓冲器，以“out”开始的变量是三态节点，以“e”开始的变量是普通节点。这此在程序中不再声明。
SUBDESIGN abelpci
（
P2[7..3] : INPUT;
READ0 : INPUT
WRITE0 : INPUT;
P0[7..0] : BIDIR;
CLK : INPUT;
TRDY0 : INPUT;
AD[31..] : BIDIR;
CBE[3..0] : BIDIR;
IRDY0 : OUTPUT;
FRAME0 : OUTPUT;
)
VARIABLE
decoder : 16dmux;
mycounter : abelcounter;
pci_c