一种低压高线性CMOS模拟乘法器设计
加入技术交流群
如图5所示：Vid1=±0．3 V，Vid2的输入范围也是-0．3～+0．3 V，且以50 mV的步长变化。可以看到对于整个输入动态范围，电路保持很好的线性度。本文引用地址：https://www.eepw.com.cn/article/179291.htm
图6所示该乘法器用作调幅电路。在Vid1端输入一个幅值0．3 V，频率5 kHz的正弦载波信号，Vid2端输入一个同样幅值，频率100 MHz的正弦调制信号，得到一个完整的正弦包络。
如图7所示：固定V2，V3，V4输入不变，对V1以0．05 V步长进行DC扫描，扫描范围0．45～0．75 V。得到的-3 dB带宽为1 GHz。可见，图4所示乘法器频率特性良好，带宽较宽，可以处理较高频率信号。
图8是该乘法器电路THD仿真结果；图4中在Vid2加上频率100 kHz，幅度变化的正弦信号，Vid1固定在0．6 V；图1中在Vid2加上频率100 kHz相同幅度变化的正弦信号，Vid1固定在0．6 V，图中折线①代表图1乘法器的仿真结果，折线②代表图4乘法器的仿真结果，可以明显看出，对于同样的输入，图4所示乘法器失真更小，线性度更好。整体来说，本乘法器较好的完成了对模拟信号的相乘处理功能，在整个线性输入范围内都表现出完好的线性相乘结果，较高的线性度以及较大的-3 dB带宽，并经仿真验证成功，可能存在的不足之处在于其线性输入范围有待进一步提高。
3 版图设计
使用0．18 μm CMOS工艺技术，对图4电路设计版图。与一般的低压CMOS四象限模拟乘法器电路(图1)相比，版图设计时最显著的提升就是节约4个电阻的版图面积，如果工艺中包含高阻值的电阻类型，这种优势就更为突出。
4 结语
本文提出了一种结构简单的高线性CMOS四象限模拟乘法器，该乘法器基于交叉耦合平方电路结构并采用减法电路来实现。HSPICE仿真结果显示，该乘法器功耗可低至80μW，其线性输入范围达到±0．3 V，-3 dB带宽可达到1 GHz。在同样的电源电压和功耗条件下，相比于图1所示的乘法器，最突出的优点是线性度得到显著改善。在要求低高线性的高频模拟信号处理系统中该乘法器有望得到广泛应用。
评论