基于VRS51L3074的多点定闹电子日历钟的设计

采用VRS51L3074单片机作为控制核心对时钟芯片DSl2887进行控制，读取时间，提取数据，对输入信号进行处理，最后通过LCD显示各种时间、日历及闹钟信息，从而实现整个设计的控制功能。系统主控电路如图2所示。VRS51L3074片内自带40 MHz振荡器，可无需外部晶振为系统提供时钟信号。通过对时钟主电路之间预分频器的配置可灵活设置系统时钟以满足不同应用的需要。系统时钟源选择及分频比设置由特殊功能寄存器DEVCLKCFGl和DEVCLKCFG2控制。

3．1 单片机与DSl2887时钟芯片的接口设计界面

单片机与DSl2887时钟芯片的接口界面如图3所示。两者之间要实现同步通信，就需要用到6个口线：(1)复位／RESET。(2)I／O数据线。(3)片选信号线／CS。(4)数据激发或读取线DS。(5)读取／写入，输入线R／W。(6)地址激发输入线AS。

在以上6个口线中，DS、R／W都有两种操作模式。本设计采用Intel总线时序，故MOT脚接地。在这种模式下，DS(数据激发或读取)脚称为／RD 脚。AD0～AD7是多工双向的地址／数据总线。在总线周期的第一段时间呈现的是地址，同样的IC脚和信号路径，在第二段时间当成数据使用。因总线从地址到数据的改变是发生在内部SRAM的存取时间，所以地址／数据作成多工形态并不会使DSl2887的存取时间变慢。片选信号线／CS选择输入为LOW时，即可对DSl2887进行存取，在总线周期即使没有使能／CS脚，也同样会锁存住地址但没有存取的动作发生。当Vcc 4．25 V时，DSl2887会除能／CS脚，禁止存取动作，此功能会保护在电源消失期间的即时时钟和SRAM里的数据。地址激发输入AS送一个正向地址激发脉冲到输入脚，然后在AS／ALE的下降边缘使得地址栓在DSl2887内。在下一个时钟下降沿，地址激发输入将清除，而不管片选端／ CS是否置位。接入命令必须成对发送。／RESET脚的信号对于时钟、日历或SRAM都没有影响。在电源上升时，RESET脚应该维持在LOW一段时间，以便允许电源电压稳定下来，／RESET脚维持在LOW的时间视应用而定。