基于DSP与FPGA的蓝牙数据采集系统设计
加入技术交流群
前端调理电路的核心是模数转换,对于模拟信号，传感器采集的信号经调理后需要进行模数转换,然后与FPGA相连。而数字信号则经过调理后可直接与FPGA相连。模数转换模块采用TI公司的高速、低功耗、6通道同步采样的16位模数转换器ADS8364。ADS8364采用+5 V工作电压，具有80 dB共模抑制能力的全差分输入通道，6个模拟输入通道(分为A,B,C 3组)可以同时并行采样和转换[2]。考虑到FPGA可以灵活地改变时钟频率，进而改变系统的采样频率，所以ADS8364由FPGA提供时钟和复位信号,最高频率为5 MHz，其相应采样频率为250 kHz。同时FPGA还为ADS8364提供
信号。A/D转换结束后产生转换结束信号
,通过FPGA引发DSP的中断。在转换结束后，FPGA将6个16位的转换结果读入SDRAM中。ADS8364的地址/模式信号(A0，A1,A2)决定ADS8364的单通道、周期或FIFO模式的数据读取方式。将ADD引脚置为高电平，使得读出的数据中包括转换通道信息。在系统中，采用FPGA实现ADS8364的接口控制电路，ADS8364转换数据通过FPGA存在SDRAM中。本系统中，ADS8364、FPGA、DSP与SDRAM的接口连接如图2所示。本文引用地址：https://www.eepw.com.cn/article/151424.htm
1.3 DSP与FPGA协同处理模块
DSP和FPGA协同处理模块是本系统的核心，其主要完成对ADS8364的控制、数据的计算以及相应的逻辑控制，并通过蓝牙完成数据的传输。由于数据采集要求采集数据量大，多路信号同时采集，要求实时性好、速度快、精度高等，本系统采用基于DSP与FPGA协同处理。系统设计中,采用TI公司的DSP芯片TMS320F2812和Altera公司的FPGA芯片EP2C5。
EP2C5是Altera公司推出的CycloneII序列FPGA器件，采用TSMC90nm、Low-K工艺，1.2 V内核电压，工作电压为1.15 V~3.465 V,内嵌RAM 119 808位，13个乘法器，并有143个I/O脚。在本系统中，为了数据缓存，需要在FPGA和DSP之间有一个FIFO来充当数据的缓存区,同时为了满足数据采集中高速实时数据流应用，避免FIFO溢出，设计时通过FPGA及SDRAM构造一个FIFO，以提供一个低成本并能满足高速实时数据流传输的解决方案。本系统中的EP2C5时钟信号由外部晶振提供，EP2C5的复位信号由TMS320F2812的I/O口实现。TMS320F2812为EP2C5产生复位信号，当EP2C5检测到有效的复位信号后，就会按照TMS320F2812产生的分频因子触发A/D转换器进行A/D采样，同时将ADS8364输出的数据经EP2C5预处理后,存储到SDRAM中。EP2C5的JTGA口为其提供程序下载端口。
TMS320F1812数字信号处理器是TI公司推出的低功耗、高性能32位定点数字信号处理器，它采用8级流水线结构,最高主频150 MHz,片内有18 KB RAM，128 KB Flash存储器[3]。TMS320F1812采用3.3 V外设供电和1.8 V内核供电，由外部电路提供电源和时钟信号，与蓝牙模块、FPGA连接时不需要电平转换。本系统中，TMS320F1812主要功能:控制FPGA及数据的读取,通过向FPGA发送复位信号、控制信号以及读指令，使FPGA从SDRAM中读取存储的数据，并将数据传输给TMS320F1812；完成输入数据的计算、打包等处理，与蓝牙模块连接。
1.4 蓝牙模块
蓝牙模块设计可选用CSR公司的BlueCore2-External单芯片蓝牙模块。该模块核心工作电压为1.8 V，输入输出口的工作电压为3.3 V,符合蓝牙规范V1.1和V1.2，集成有射频收发、基带控制和管理以及蓝牙主控制器接口协议HCI，具有SPI、UART、USB、PIO、PCM接口。BlueCore2-External支持8 MB的外部Flash和ROM，可实现100 m内的通信[1]。其结构框图如图3所示。
评论