首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> verilog-hdl

verilog-hdl 文章 进入verilog-hdl技术社区

东南大学Verilog讲义

  •               点击此处下载
  • 关键字: verilog  讲义  

使用Verilog实现基于FPGA的SDRAM控制器

  • 介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。
  • 关键字: Verilog  SDRAM  FPGA  控制器    

使用Verilog实现基于FPGA的SDRAM控制器(图)

  • 使用Verilog实现基于FPGA的SDRAM控制器(图) 摘 要:介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词:SDRAM;控制器;Verilog;状态机 引言---在基于FPGA的图象采集显示系统中,常常需要用到大容量、高速度的存储器。而在各种随机存储器件中,SDRAM的价格低、体积小、速度快、容量大,是比较理想的器件。但SDRAM的控制逻辑比较复杂,对时序要
  • 关键字: Verilog  存储器  

基于异步FIFO实现不同时钟域间数据传递的设计

  • 摘    要:数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词:异步FIFO;时钟域;Verilog引言当今集成电路设计的主导思想之一就是设计同步化,即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中,实现完全同步化的设计非常困难,很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块
  • 关键字: Verilog  时钟域  异步FIFO  

硬件描述语言HDL的现状与发展

  • 从数字系统设计的性质出发,结合目前迅速发展的芯片系统,比较、研究各种硬件描述语言。
  • 关键字: HDL  硬件描述语言  发展    
共200条 14/14 |‹ « 5 6 7 8 9 10 11 12 13 14
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473