新闻中心

EEPW首页 > 嵌入式系统 > 使用Verilog实现基于FPGA的SDRAM控制器(图)

使用Verilog实现基于FPGA的SDRAM控制器(图)

——
作者:曹华 邓彬时间:2005-09-19来源:

使用实现基于FPGA的SDRAM控制器(图)

摘 要:介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。
关键词:SDRAM;控制器;;状态机

引言
---在基于FPGA的图象采集显示系统中,常常需要用到大容量、高速度的。而在各种随机件中,SDRAM的价格低、体积小、速度快、容量大,是比较理想的器件。但SDRAM的控制逻辑比较复杂,对时序要求也十分严格,使用很不方便,这就要求有一个专门的控制器,使系统用户能很方便地操作SDRAM。为此,本文提出了一种基于FPGA的SDRAM控制器的设计方法,并用给于实现,仿真结果表明通过该方法设计实现的控制器可以在FPGA芯片内组成如图1所示的SDRAM接口,从而使得系统用户对SDRAM的操作非常方便。

 

SDRAM简介
 ---SDRAM器件的管脚分为控制信号、地址和数据三类。通常一个SDRAM中包含几个BANK,每个BANK的存储单元是按行和列寻址的。由于这种特殊的存储结构,SDRAM有以下几个工作特性。
● SDRAM的初始化
---SDRAM在上电100~200μs后,必须由一个初始化进程来配置SDRAM的模式寄存器,模式寄存器的值决定着SDRAM的工作模式。
● 访问存储单元
---为减少I/O引脚数量,SDRAM复用地址线,所以在读写SDRAM时,先由ACTIVE命令激活要读写的BANK,并锁存行地址,然后在读写指令有效时锁存列地址。一旦BANK被激活后只有执行一次预充命令后才能再次激活同一BANK。
● 刷新和预充
---SDRAM的存储单元可以理解为一个电容,总是倾向于放电,因此必须有定时的刷新周期以避免数据丢失。刷新周期可由(最小刷新周期


关键词: Verilog 存储器

评论

技术专区

  • 个人中心
  • 每日签到
  • E 窝
  • 最新技术贴
  • 加入收藏
  • 改版建议