新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 边界扫描测试技术(04-100)

边界扫描测试技术(04-100)

—— 边界扫描测试技术
作者:时间:2008-04-01来源:电子产品世界

  最近出现的系统级接口器件,为设计人员把用于制造测试的边界扫描测试从板级扩展到系统级提供了灵活条件。

本文引用地址:http://www.eepw.com.cn/article/81044.htm

  扩展到系统级的基础结构是提供单点接入到多扫描链,以支持隔离的诊断能力。这可以用于CPLD和FPGA系统内配置的最佳化,以及编程闪存时存储器读/写周期的最佳化。

  它也支持板到板内连测试(用于背投内连失效诊断)到端口连接器引脚级。另一个优点是在产品装运前提供系统测试,这包括固件检验和简化固件更新。

  扩展边界扫描到系统级提供执行测试结构(即器件级BIST)的基础结构,这可在EPGA、ASIC和SoC中实现。

  另外,它提供单点接入能力来支持环境重点测试和精确的引脚级诊断。

  拓扑结构

  选择边界扫描系统结构对于路由TAP测试接入端口是重要的,并将确定选择哪些系统级器件。有三种主要的TAP路由方式:ring(环状)star(星状)multi-drop(多分接)

  当然,多分接方式是最广泛用于可靠系统控制的。在这种方式中,5个主要的测试接入信号(TCK,TMS,TDI,TDD,TEST)并联连接到系统配置的所有背板槽中。

  多分接配置中的每个槽都有一个专门的地址,槽地址多达64/128个专门地址,通常,这些地址在背板中用硬线连接(见图1)

  通过总体扫描链的TDI信号线,广播每个板的专门背板地址来接入系统中的每块板。对应于广播地址的置于槽中的板,将唤醒并允许接入到本地扫描链,这如同用系统器件接入协议进行选择哪样。

linux操作系统文章专题:linux操作系统详解(linux不再难懂)

上一页 1 2 3 4 下一页

关键词: 嵌入式 IEEE1149.1

评论

技术专区

关闭