ST推出2位每单元的256兆位NOR 3G手机闪存

    2005年2月22日世界最大的多应用NOR闪存芯片供应商之一的意法半导体公司今天公布一个256兆位的NOR闪存芯片，新产品采用经过验证的2位每单元存储结构，能够在小尺寸芯片上提高存储密度。ST的 M30L0R8000x0是2位每单元产品系列的第一款产品，这个产品系列还包括一个128兆位的IC，目前512兆位的芯片在开发之中。
新的256兆位闪存芯片为高性能代码执行和数据存储专门设计，目标应用是第三代(3G)手机市场。在3G市场上，复杂程度越来越高的应用和多媒体功能要求在一个物理面积很小的芯片上能够提供巨大的存储容量，而2位每单元技术将硅存储阵列的容量扩大一倍，从而大幅度缩小了芯片的尺寸和封装。
    M30L0R8000x0采用ST最先进的0.13微米制造技术，并采用尺寸紧凑的片级8x10mm TFBGA（薄型细节距焊球网格阵列）封装。新器件的工作电源电压1.8V（还有输入输出3V的产品），系统功耗很低，兼容最新的手机设计。ST是一个大型的存储器供应商，特别是在1.8V 手机NOR闪存市场上实力雄厚，新的芯片系列将会补充ST的移动应用产品，使本来产品种类已经很齐全的产品变得更加完整。
    ST还是多片封装MCP的知名供应商，MCP是在同一封装内集成不同类型的存储器，以提高产品的可靠性，节省制造商的电路板空间。在可预见的未来，新的芯片预计采用MCP的方法集成PSRAM 和 LPSDRAM芯片，以满足第三代手机的需求。
    新器件兼容上一代的1位每单元产品，并在片内执行多电平单元结构所需的处理功能。新产品采用非对称块存储结构，分为16兆位的存储体和1个灵活的块锁定机制；其中15个存储体中每个包含16个主块，每块由64千字组成；而1个参数体则包含15个主块加上4个参数块，这些参数块或者位于存储地址空间的顶部(M30L0R8000T0)或底部(M30L0R8000B0)。
    在异步页读取模式下，连续字读取时间20ns；而在同步突发读取模式下，每时钟周期数据输出频率高达66MHz；突发读取可以跨跃体的界限操作，具有读取暂停和继续功能。M30L0R8000x0的多体存储结构支持读写同步，即在读取一个存储体的同时，可以擦写另一个存储体，读写之间没有任何延时。
    每个块可以单独擦除；为了在另一个块上进行读写操作，可以暂停在当前块上的擦除操作，等读写完成后再继续擦除操作。可以暂停在当前块上的写操作，以便在其它任何一个存储单元上读取数据。每块可以读写100,000次以上，“缓存增强型出厂编程” (BEFP)提供高速编程功能，采用9V快速编程电源电压，每字典型编程时间10微秒。
    存储器的指令集兼容业内广泛认可的JEDEC通用闪存接口（CFI）协议，从而确保不同类型的闪存之间相互兼容。安全性能包括一个出厂前编程的64位的唯一设备序列号和一个2112位用户编程OTP（一次性编程）单元。为降低移动应用的功耗，新产品还提供一个自动待机模式，在异步读取期间，当总线处于非活动状态时，它可以自动切换到待机模式。