新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于AD9430的数据采集系统设计

基于AD9430的数据采集系统设计

作者:■ 装备指挥技术学院测量控制系测控中心 吴涛 仇梦跃 侯孝民 袁嗣杰 时间:2005-03-04来源:电子设计应用2005年第1期收藏

摘   要:本文介绍了高速ADC 的功能,详细说明了使用高速来控制构成高速(140MSPS)、高精度(12位)系统的设计方法,并给出了具体实现的系统框图和测试结果。
关键词:

本文引用地址:http://www.eepw.com.cn/article/4561.htm

引言
结合实际任务的要求,本文提出了一种基于AD9430的高速系统,主要用于采集雷达回波。在这个系统中,选用高速逻辑器件控制A/D转换和FIFO存储,同时通过FPDP(Front Panel Data Port)总线将采集的数据发送出去。由于系统中的信号采集与数据传输独立于微机的CPU,从而大大地提高了数据采集与传输的速度。

AD9430的主要特性
AD9430是ADI公司推出的一款12位高速、低功耗ADC。它采用3.3V单一电源供电,其最高转换速率能够达到210MSPS,而且在较宽的频带范围内仍然具有较好的动态特性。AD9430片内自带的采样保持器、参考电压源和数据时钟输出信号则为系统设计提供了更加简捷的解决方案。
AD9430有两种数据输出接口模式,即双端口3.3V CMOS输出和LVDS输出。AD9430正常工作后,每个时钟周期进行一次A/D转换,在时钟信号的上升沿对输入模拟信号进行采样,通过内部缓冲、采样保持器和编码之后,转换结果被锁存到输出寄存器,而且AD9430的输出数据存在固定的流水延迟。

采集系统的构成及工作原理
系统的结构如图1所示。
所有系统时序和控制逻辑统一由产生,同时FPGA还完成采集数据的打包,形成一定的数据帧格式。另外,和微机的接口通过ISA总线相连,FPDP接口则用于高速数据的硬盘存储。
系统上电后AD9430一直工作,当系统检测到同步脉冲后开始启动内部延迟计数,采样点数和延迟时间可以通过上位机程序设定。当延迟计数减至零后开始存储采集数据,在存储数据的同时,FPDP总线将存储在FIFO内部的数据发送给数据存储卡。在系统检测到下一个同步脉冲后进行下一次数据采集过程。

高速数据采集系统的实现
A/D转换电路的设计
通过表1可以将AD9430的几个控制信号引脚配置为指定的工作模式,本系统按照表1中说明的电平值进行配置。
另外,模拟前端采用变压器(ADT1-1WT)耦合,通过变压器将单端输入中频信号转换为差分信号后送给ADC的差分输入端。数据同步输入信号通过上电复位信号来实现,它可以用来控制AD9430的开/关。
采样时钟包括内、外时钟两种模式,内时钟由板上具有高稳定度的温补晶振提供,板上晶振输出信号为140MHz的正弦波。由于内、外时钟都是单端输入,因此需要进行T/E变换之后才能作为AD9430的采样时钟,而T/E变换则可以通过Synergy公司的SY100EL15L芯片来实现。
数据缓存电路
AD9430在CMOS工作模式下,时钟信号二分频后由DCO+和DCO-两端口输出,该数据时钟输出信号可以直接作为数据锁存时钟,而且时钟失真很低。由于AD9430数据转换输出的速度非常快,因此,在各输出端口还应另加锁存电路,以确保FIFO所接收数据的正确性。
本设计中FIFO选用IDT72V36110,它是IDT公司推出的低功耗、大容量的同步FIFO,其存取时间为7.5ns,容量为128K



关键词: AD9430 FPGA 数据采集

评论


相关推荐

技术专区

关闭