CISCO_服务器设计中的EMI和SI问题

　　统时钟设计和布线
　　(以减小时钟倾斜(Skew)导致的时钟余裕 (timing margin) 受损)
　　时钟走线首先要注意避免阻抗不连续，在驱动器端的时钟线设定阻抗为Z0为40Ω，然后每条线扇出成一对线，每条的Z0基本加倍，使信号反射减至最小。时钟倾斜(timing skew)的问题是通过仿真解决，并将走线布到同一层上，管脚上时序信息是经过测试验证过的。
　　
　　优化电源层结构，防止电源的电磁辐射影响信号层
　　(减小耦合噪声，△I噪声，模式转换噪声mode conversion noise)
　　在开始的面包板(breadboard)上采用的是8层结构，电源层和地层之间夹了两层信号层。电源层的特征阻抗超过了40Ω@100MHZ，这个值对电源层来说太大了，所以加上了许多高速低寄生串阻的退耦电容。用增加退耦电容的方法对以前的TTL CMOS电路设计是足够了，但在本设计中，因为含有奔腾Òpro处理器，电源层和地层上就会有明显的冲击电流。电源层的中电流强度将会几倍于信号电流强度，由此在电源和地层之间的强辐射将会干扰电源地层间的任何信号，干扰强度会超出GTL＋噪声容限。
　　
　　电源层结构
　　新的母板采用10层结构，并且电源层和地层紧贴一起。这样电源层地层上电流造成的辐射就会集中于两层之间，很少干扰信号层，这种结构电源的特征阻抗Zopwr=9W@100MHZ，电源和地层构成了一个大的低电感分布电容，自振频率为400MHZ。并且在新结构下，除一个信号层之外，其余信号层都紧贴了地层。
　　
　　减少模式转换噪声(Mode Conversion noise)
　　为减少模式转换噪声，要尽量避免信号线的层次转换，以防止回路电路(在电源层地层流动，高频信号回路电路尽量与信号线贴近)被切断；信号走线一定要换层的地方，一般要限制信号换的层次(如TOP层信号可换到第一内部信号层，因为这两个信号层都紧贴第一地层)，以保证回路电流路径的完整，如果信号换层过多(使回路电流不能在同一地层上流动了)，必须在换层的过孔旁边加地孔，使地回路电路也能顺利换层。
　　译者注：对流动在电源层上的电流回路也应该有同样措施，即如果电源回路电流也要换层时，同样应考虑加电流孔！
　　
　　优化处理器电流产生与分布
　　(减少耦合噪声，△I噪声和模式转换噪声)
　　改进的CPU卡采用了电源/地作夹层的8层布线结构，该卡面临了几种不同电源电压的挑战，除地之外一共有六种电压(VCCPX、VCC3-3V、VTT、VREF、VCC、PLUS12V)需要分布。为了控制大电流，所有信号层都被分成局部信号和局部平面；电源层被分割，而地层则是连续平面。

　　信号完整性仿真(Timing Driven Signal Integrity Simulation/Verification)，用静态时序分析工具(MOTIVE)驱动传输线仿真XTK。这项分析是针对整个系统进行的，分析了连接CPU卡、母板和扩展卡的GTL＋总线上的信号。
　　时序分析首先要先建立处理器和各芯片的时序模型，描述了下列参数Tco(clock to out_valid)，建立时间setup、保持时间hold，时钟不确定性clock uncertainty等等，这些参数送入XTK来计算传输延迟(含耦合效应)和串挠，结果输入MOTIVE，检查信号的建立时间，保持时间达不达要求。对多板设计而言，这是必要的。母板本身又可以看做设计高速I/O扩展口的平台。
　　
　　Motive延迟分析结果
　　结果表明静态时序分析使实际的物理系统遵循了所有处理器/芯片的规范。
　　
　　用Monte Carlo分析法分析PCB参数
　　PCB参数在实际PCB生产中会有变化，分析这些参数的目的即在于找到这些参数的变化对串挠和延迟的影响。
　　敏感性分析主要针对布线/板/材料的参数。比较重要的有层间介质厚度、介电常数、线宽和铜箔厚度。分析之后，发现铜箔厚度可以忽略。因为串挠分析相当费时间，所以开始只分析些地址线、控制线和4条串挠最强的连线。剩下的PCB参数对互连线传输特性都有重要影响，而且参数变化空间很大，所以采用Monte Carlo分析法。
　　分析中采用了单一的几率分布，也就是说参数在最小和最大值之间是等概率分布的。在各参数取不同值的条件下，做了一系列分析，用直方图表示了结果。为了节约时间，进行更彻底的分析，使用了多个XTK的许可证(license)对多个CPU分析。
　　在PABEC(110mV with 7loads)带负载条件下，在所有参数变化范围内，最大串挠小于120mV。
　　
　　热完整性––– 热分析
　　在一个特制的机壳中，在一系列特定条件下，估计对芯片工作不利的工作温度。
　　热分析主要依靠测试而不是分析，因为目标机是现成的。工作的目的是要深刻理解温度对PCB材料(FR4)和铜的影响，及由此对GTL＋总线的影响。
　　热分析将PCB看在一个热耗散结构，被器件加热。
　　热测试的仪器是CompixTM6000辐射扫描仪，扫出的图像可定量分析热分布和温度，然后算出铜电阻变化和FR4板材的透电率。结果表明，温度效应比起其它噪声源来说可能影响较小，只是电阻增大引起几mV压降。PR4的透电率变化没有造成明显后果。新的设计中，对器件的布局做了调整，将机箱的通风条件做了改善。实验表明，在室内即使到40℃时，机箱的散热也是充分的。
　　
　　测试仪器：
　　l HP54111D Digitizing Oscilloscope
　　l HP16500B Modular logic Analysis System
　　l HPE2910A PCI Bus Exercizer
　　l Tektroniz CSA803+ Dual SD24 TDR/S.H.20GHZ
　　l Tektroniz DSA602A Digitizing Signal Analyzer
　　l Tektronix TLS216 Logic Scope
　　l Mistell aneous Lab Instrumentation
　　l Compix 6000 Infrared emissivity Scanner
　　
　　总结
　　带8个总线负载
　　l 串挠：小于120mV(原先>550mV)
　　l EMI：符合FCC“B”标准(4处理器@166MHZ)
　　(原先不符合FCC“A”标准（在1处理器@133HZ）)
　　l VREF Margin test ：NMH>355mV; NML>270mV
　　l 延迟：总线延迟减少了400ps
　　l 温度：保持在所有器件的允许范围内
　　l Monte Carlo分析：
　　无负载条件(PABEC接插件上无负载)，在PCB参数变化范围为10％时，噪声延迟全都达标。
　　全负载条件：噪声和延迟有所增大，但仍能达标
　　轻负载条件(一个CPU卡和一个终端卡)没任何危险
　　
　　
　　结论：分析仿真和测试使产品上市时间得到保证。