新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 实时视频图像压缩存储系统

实时视频图像压缩存储系统

作者:时间:2001-12-03来源:收藏

在美国德州仪器公司(TI)举办的DSP and Analog University Challenge 2000年度比赛中,我们的参赛项目实时视频图像压缩存储系统获得了中国赛区第一名,并挤身于亚洲赛区前五名,入围了全球复赛,遗憾的是未能获得进一步的成绩。大赛对我们而言,是一次难忘的经历。通过这次参赛,我们学到了许多新的东西。

本文引用地址:http://www.eepw.com.cn/article/2853.htm

对视频图像进行数字化的存储,或更通俗地称为数字录像,是当前业界的热点之一。较之以前的模拟方式存储,数字录像有着许多不可替代的优点,同时也带来了技术上需要解决的一些问题。高效的视频图像压缩算法及其硬件实时实现是解决视频图像数字化存储问题的核心所在。

通常的数字录像一般都采用专用芯片来完成视频压缩编码算法的硬件实时实现。采用专用芯片方法的最大优点是实现相对简单,而且随着芯片批量的增加,单片价格会大幅下降。作为一个成熟和长期的产品,这种方法不失为一种最佳的方案。比如电视台等对图像质量要求很高的应用场合,基于MPEG-2编码/解码芯片的解决方案可以提供良好的性价比,并在较长的一段时间内都能满足应用的需求。

但采用专用芯片最大的缺点是系统不够灵活,无法进行算法的升级与更新。只有当某一种视频压缩编码算法相对成熟,为业界普遍接受后,相应的专用芯片才会出现。这一方面大大延长了产品的上市时间;另一方面,用户原有的基于老的视频压缩编码标准的系统可能都会被淘汰,对用户的投资是一个损失。特别是在科技飞速发展的今天,新技术与新标准不断涌现,技术的更新周期大大加快,单纯采用专用芯片的解决方案其生命周期势必会缩短,厂家的技术风险则会越来越大。

数字信号处理器(DSP)是一类具有专门为数字信号处理任务而优化设计的体系结构和指令系统的通用处理器件。最近几年, DSP的发展主要体现在以下几个方面:首先由于新的高性能DSP普遍采用新的并行体系结构,如VLIWSIMD等,DSP器件的性能得到很大的提高,新的器件能够提供高达每秒十亿次的操作;同时,通过采用新的并行体系结构和指令系统,有效地避免了在CPU内使用复杂的硬件电路来实现指令调度和分发,而改由代码生成工具在软件这个级别来完成指令调度和分发,从而使得相应的C语言编译器的效率得到了质的提升,这对于算法实现人员而言是一个福音,尤其是对视频编码这样的算法相对复杂的应用,使用C语言进行开发可以大大加快进度;再者,随着C语言的广泛应用,代码的可重复利用性大大提高,DSP算法标准(Algorithm Standard)开始出现,DSP软件算法开始逐渐淡化与具体实现平台的关联,独立的DSP软件算法供应商开始成长,其结果势必会带动DSP的普及应用。

基于新的高性能DSP器件的解决方案不仅提供了强大的数据处理能力,可以满足诸如雷达信号处理、数字基站、视频图像处理等复杂计算场合的要求,同时还提供了良好的可编程性,用户可以灵活地进行软件的升级与更新,大大弥补了采用专用芯片的专用系统的不足。但是,基于DSP的方案实现起来相对复杂,实现的成本一般也会略高一些。

新的技术越来越让人们感觉痛,并快乐着,正如蓝牙技术现在面临的尴尬局面一样。对于工程师来说,解决方案的选择是一个应当慎重考虑的问题。就视频编码而言,选择DSP还是专用芯片,很大程度上取决于具体的应用。不管怎样,作者认为,作为一个原型系统(prototype),DSP所提供的灵活性是不容忽视的。

TMS320C6201 DSPTI公司于1997推出的TMS320C6000系列的第一颗定点DSP芯片,是TMS320家族中性能最强大的DSP系列产品之一。其主要性能特点可概括为:

·指令周期为5ns,每指令周期最多可并行执行八条指令,峰值处理速度可达1600MIPS

·DSP内核采用甚长指令字(VLIW)VelociTITM体系结构;

·指令系统采用类似RISC指令系统;指令长度可变;而且所有指令均可条件执行

·片上具有1MbitsSRAM,其外接口(EMIF)可以与目前几乎所有类型的件无缝连接,同时片上还集成了高速DMA、主机接口(HPI)、多通道缓冲串口(McBSP)等丰富的外设资源;

·具有与浮点类型DSP芯片TMS320C6701完全兼容的引脚分布。

以上这些特点使得TMS320C6x DSP成为高速视频信号处理应用的理想选择。

出于精度等方面的要求,视频编码算法一般都是浮点型算法。我们选用定点型的DSP器件,主要是考虑到定点型器件的发展与更新速度远远超过浮点型器件,而且价格也比浮点型器件低廉。如TI最新推出的TMS320C64x系列DSP芯片,峰值处理速度达到了32004800MIPS,而且增加了支持图像的8bit数据处理的指令。在这种情况下,将代码从浮点型转换为定点型,对于项目的延续就显得很有必要了。

最终的系统总体结构如图1所示。系统的工作流程可简述为:从CCD摄像头等外部标准视频信号源输入的模拟视频信号经图像采集模块数字化,生成待处理的数字图像数据;由TMS320C6201构成的视频图像编码模块完成对这些数字图像的压缩编码;压缩后的码流被由TMS320F206构成的数据通信模读出,并通过USB接口送往主机进行存储。

这个系统的最大特点是采用双DSP的结构。它利用TMS320C6201作为运算核心,负责对视频数据进行实时的压缩编码;同时采用TI的另一颗DSP-TMS320F206作为通信控制器,负责将压缩后的码流通过USB接口送往主机进行存储。这种双DSP的结构将系统的压缩任务与通信任务相分离,使得视频编码模块与USB通信模块相对独立,C6201 DSP芯片可以专注于复杂的视频编码算法的实现,其强大的数据处理能力可以得到充分的发挥;F206的处理能力则足以应付USB通讯的需求。模块间的这种可并行操作性大大提高了系统的总体性能。同时,F206片上具有4K×16bits的SRAM,可以充当通信时的数据缓冲器,从而省去了通常设计中需要使用的价格昂贵的FIFO。

在本系统中,数据通信模块采用USB协议与主机通讯。USB协议是一些PC大厂商在1995年推出的一种高速串行总线标准,其主要特点是速度快、支持热插拔、可以通过Hub扩展并且能够提供总线供电的方式。它已经成为PC机的标准配置。本系统实现的是1.1版本的USB协议,其总线速度可以达到12Mbps。

本系统电路设计的难点之一是高频数字电路设计。C6201工作在200MHz的主频下,其外部件也都工作在很高的时钟频率下,如SBSRAM的工作频率为200MHz,而SDRAM的工作频率也达到100MHz,因而在PCB板布线时高频信号的完整性问题就凸现出来。在仿真的基础上,通过选择合适的总线拓扑结构并应用终端电阻等多种消除信号反射的方法,本系统较好地解决了高速信号的完整性问题。

最终系统的实际图样见图2。

传统的视频图像压缩编码标准核心都是基于离散余弦变换(DCT),如M-JPEG、MPEG1与MPEG2等。在本系统中采用的是我们提出的一种低存储量的图像零树编码算法,由于算法的核心采用小波变换(wavelet),因而有效地克服了传统方法的“块效应”现象,在解码图像质量、码率的精确控制等方面较传统的视频编码标准有较大的进步;同时原始的图像零树编码算法对存储空间占用过大,对于存储空间有限的情况,则必须经常进行内存的分配和释放以及数据块的频繁搬移,又会带来不必要的时间开销,给硬件实时实现带来了很大的困难。

采用低存储量的图像零树编码算法后,存储空间的消耗以及由此带来的时间消耗均显著下降。尽管新算法重建图像的PSNR指标较原始算法有稍微的下降,但基本都在1dB以内,在某些情况下甚至与原始算法重建图像的PSNR指标相当。实践证明,这是一种可行的、高效的基于DSP的视频图像实时压缩存储解决方案。

本文介绍的系统方案充分利用了TMS320C6201强大的数据处理能力,结合双DSP的系统结构设计,可以很好地满足视频图像实时压缩编码的要求。同时,本文介绍的方案还为通用的图像处理算法提供了一个强大的实现平台,开发人员能够方便地在这个平台上进行图像处理算法的实时实现。比如我们已经开始在这个平台上进行MPEG-4的实现。

同时,由于模块设计的相对独立性,通过更换接口芯片,数据通讯模块还可以方便地实现其它的通讯方式,如以太网接口、modem等。而且不管最终使用什么通讯方式,视频编码模块的工作方式和程序都不会受到影响。我们近期的目标还包括将数据通讯模块的F206更换为TMS320VC5402或TMS320C6211以提供完整的TCP/IP支持。■



关键词: 存储器

评论


相关推荐

技术专区

关闭