基于IBM GPM模型的DDR2接口信号完整性分析

　　1. IBM GPM模型结构

　　随着ASIC技术和工艺突飞猛进的发展，65/45nm工艺已成为当前设计的主流，高频翻转，冲击电流求给ASIC后端版图设计，封装及系统设计带来了前所未有的挑战，信号完整性问题,以及往往被忽略的因芯片接口电路同时开关造成的同步开关噪声（SSN）,由于影响到其相临逻辑器件的稳定和时序变得越来越关键。在芯片设计阶段，需要对芯片的版图布局、芯片封装以及客户板级信息进行建模和联合仿真，才可以确保系统很好满足整个系统性能的要求，提高设计的成功率。因此如何在物理设计前提供相对精确的仿真模型成为一个关键问题。

　　IBM在设计大规模芯片的过程中采用基于Hspice 语言建立的GPM（Generic Package Model）模型指导设计中的前仿与设计后验证，它不仅包含封装供电网络和信号通路的模型，还包括芯片上的供电网络、IO以及与芯片局部的SRAM、RA等逻辑电路和片上滤波电容（DECAP）的布局，另外客户还可以加入实际的PCB负载模型与其连接组成完整的链路仿真模型。GPM模型的物理结构框图如图1所示。

图1 IBM GPM物理结构框图

　　其中，C4是用于连接芯片与封装的焊球，Package VDD Supply是封装上芯片内核供电网络，Package VDD2 Supply是封装上的IO供电网络，而Package GND Supply是封装上GND网络，On-Chip VDD Bus, On-Chip VDD2 Bus, On-Chip Ground Bus则是芯片上相应供电网络。对图1所示各个部分建模，可以方便地得到GPM模型的电路结构（如图2）。

　　IBM的芯片采用结构相对固定的电源网络，设计初期可以对于电源网络建模使用一套标准的RLC参数模型，并可以根据实际设计所采用的布局，对芯片和封装的电源网路RLC参数进行修正。对于不同的尺寸的芯片与封装设计，通过调节BGA与C4端相应的电源管脚比例可以实现在不改变基本模型结构的情况下，调整接入仿真模型RLC网络的比例近而接近实际设计。对于板级负载，GPM模型里也会提供标准接口。

图2 GPM模型电路结构

　　GPM模型具体由以下几个部分组成：

1）芯片内部电源和地的电阻网络；
2）芯片内部电源/地网络，和布线层所产生的寄生电容；
3）用来模拟时钟buffer、splitter、latches以及组合逻辑的反相器链路结构；
4）封装信号线、过孔、焊球模型；
5）封装电源/地平面、过孔、焊球模型；
6）连接在模型提取窗口内的器件电流模型

　　综合考虑仿真速度与精度，作为局部仿真模型在90nm工艺下，一般芯片上提取窗口大小为800umX1200um。模型一般包含若干I/Os，信号线为有损传输线模型，信号线之间存在互感和互容，过孔、焊球等不连续性结构也采用RLC参数模型。