基于CPCI总线10／100 Mb／s以太网卡的设计与实现

0 引 言
基于PCI总线的以太网控制器是现在以致将来网络应用方面的一个主要发展方向。8位ISA网卡目前已被淘汰，市场上常见的是16位ISA接口的10 Mb／s网卡，它的惟一好处就是价格低廉，适合于一些如网吧等要求不高的场合使用。而VESA、EISA网卡速度虽然快，但价格较贵，市场很少见。目前市场上的主流网卡是PCI总线的网卡。CPCI技术是在PCI技术基础之上经过改造而成，基于CPCI以太网卡性能更高。该文就是要设计一种高性能又不增加芯片成本的以太网卡电路。在仔细分析以太网的原理和理解CPCI总线原理的基础上，以Intel 82551为例研究设计了一种高效的以太网卡电路。

1 CPCI的特点
CPCI(Compact Peripheral Computer Intercon-nect，紧凑的PCD具有以下特点：
(1)继续采用PCI局部总线技术；
(2)抛弃IPC传统机械结构，改用经过20年实践检验了的高可靠欧洲卡结构，改善了散热条件，提高了抗振动冲击能力，符合电磁兼容性要求；
(3)抛弃IPC的金手指式互连方式，改用2 mm密度的针孔连接器，具有气密性、防腐性，进一步提高了可靠性，并增加了负载能力。

2 Intel 82551以太网控制芯片简介
Intel 82551是Intel公司的一款高集成的以太网控制芯片，它的主要功能是实现以太网帧的收发。它集成了10／100 Base-T MAC控制器和10／100 Base-TPHY控制器，支持数据的全双工或半双工传输，支持自动协商，支持10／100 Mb／s传输速率，支持流控机制。
2．1 Intel 82551芯片结构
Intel 82551由五个单元组成：并行子系统、FIFO系统、Manageability系统、CSMA／CD 单元、PHY单元。并行子系统包括FLASH／E2PROM接口、PCI接口、DMA通道和微码引擎。Intel 82551具备128 KB寻址能力的FLASH和E2PROM接口，外扩的FLASH或E2PROM主要用来储MAC地址和一些配置信息。Intel 82551通过CPCI接口挂接到CPCI总线上，与CPU间的数据传输通过DMA(Direct Memory Access，直接内存存取)的方式进行，这种方式是Intel82551向CPU申请CPCI总线控制权，在不需CPU的干预下与系统内存之间进行数据的传输，而且Intel82551具有Scatter／Gather(分散／集聚)能力，能够支持连续地访问内存物理地址不连续的数据块。微码引擎的主要任务是将系统内存空间的数据缓冲区的指针告诉DMA单元，以便Intel 82551直接访问数据缓冲区。微码引擎具体分为CU(发送单元)和RU(接收单元)两个相互独立的部分，CU控制数据的发送，RU控制数据的接收，均不需CPU的干预，是控制Intel 82551数据收发的主要功能模块。FIFO子系统包括3 KB的发送缓冲区，3 KB的接收缓冲区，以及FIFO控制器。它的作用是在并行子系统和CSMA／CD子系统之间起数据缓冲的作用。