西门子推软件解决方案 加快简化2.5D/3D IC可测试性设计

西门子数字化工业软件近日推出Tessent Multi-die软件解决方案，旨在帮助客户加快和简化基于2.5D和3D架构的新一代集成电路（IC）关键可测试性设计（DFT）。

随着市场对于更小巧、更节能和更高效能的IC需求日益提升，IC设计界也面临着严苛挑战。下一代组件正倾向于采用复杂的2.5D和3D架构，以垂直（3D IC）或并排（2.5D）方式连接多个晶粒，使其能够作为单一组件运作。但是，这种做法为芯片测试带来巨大的挑战，因为大部分传统的测试方法都是基于常规的2D流程。

为了解决这些挑战，西门子推出Tessent Multi-die，一款全面的DFT自动化解决方案，应用于与2.5D及3D IC设计相关复杂度DFT任务。这款全新的解决方案能够与西门子Tessent TestKompress Streaming Scan Network软件和Tessent IJTAG软件搭配使用，可优化每个区块的DFT测试资源，而无须担心对于其他设计造成影响，从而简化了2.5D及3D IC的DFT任务。现在，IC设计团队只要使用Tessent Multi-die软件，就能快速开发出符合IEEE 1838规范的2.5D和3D架构硬件。

西门子数字化工业软件副总裁兼Tessent业务单位总经理Ankur Gupta表示，在2.5D和3D组件中采用高密度封装晶粒的设计需求正快速增长，IC设计公司也面临着急剧加增的IC测试复杂难度。透过西门子最新的Tessent Multi-die解决方案，我们的客户能够为未来的设计做好充分准备，同时大幅减少DFT工作量，降低当前制造测试成本。

Pedestal Research研究总监兼总裁Laurie Balch指出，随着时间的推移，传统的2D IC设计方法将遇到的各种限制，越来越多的设计团队开始利用2.5D及3D IC架构，以满足其在功耗、效能及芯片尺寸等方面的要求。在新设计案中部署这些高级方案的首要步骤就是制定DFT策略，以应对复杂架构带来的种种挑战，从而避免成本的增加或者拖累产品上市时间。透过持续发展DFT技术，满足多维度设计需求，EDA厂商将进一步推动2.5D及3D架构在全球范围的应用。