新闻中心

EEPW首页 > 汽车电子 > 业界动态 > 自动驾驶的技术挑战为FPGA带来用武之地

自动驾驶的技术挑战为FPGA带来用武之地

作者:Achronix产品营销高级经理Tom Spencer时间:2021-08-13来源:电子产品世界收藏


本文引用地址:http://www.eepw.com.cn/article/202108/427584.htm

1   自动驾驶的动向及技术挑战

在2013年,第1辆自动驾驶车辆就行驶在了混合公共交通车流中;到2019年,美国有29个州通过了允许自动驾驶车辆在混合公共交通车流中行驶的法律。由阿里巴巴(Alibaba)、联发科(MediaTek)和上海汽车(Shanghai Motors)支持的初创公司AutoX于2020年12月在深圳部署了一支由25辆无人驾驶车辆组成的车队。这标志着中国首次部署无人驾驶车辆。在中国,利用远程数据中心作为安全性后援的文远知行(WeRide)和百度(Baidu)之间,以及丰田(Toyota)支持的Pony.ai和滴滴出行之间存在激烈的竞争,后者在车辆中使用人工安全性后援。所有这些公司都在努力参与竞争,以求在全球范围内推广由智慧城市支持的自动驾驶车辆。

4G蜂窝网络技术难以维持大带宽、低延迟和高连接数量,以实现真正的自动驾驶车辆。5G技术解决了带宽和延迟挑战,并提供了高达10Gbps的传输速度,延迟在1~10 ms范围内,每个节点可支持多达500个连接。5G技术是智慧城市和自动驾驶车辆得以广泛采用的重要支撑。

为了处理自动驾驶车辆生成的大量数据,一些技术也正在不断发展。使用移动接入边缘计算(MEC)平台的边缘计算已经发展演进了大约十年,并帮助行业将数据中心重新定义为分布式模式。借助边缘计算和存储,许多对延迟敏感且需要大量数据处理的应用,诸如自动驾驶车辆、工业4.0、远程医疗和流媒体服务等,都能得到更好的服务,并且可以实现传统数据中心模型所无法实现的性能水平。在传统数据中心模式中,所有数据处理都在集中式的处理内核中完成的。

在自动驾驶车辆领域,人工智能(AI)和机器学习(ML)对于加速处理大量数据至关重要,这些数据是来自摄像头、激光雷达、雷达、声学和许多其他的传感器。为了满足个位数毫秒级的延迟,这些人工智能/机器学习(AI/ML)解决方案部署在边缘计算基础设施和车辆本身中。

在传统的计算模式中,中央处理器(CPU)执行所有的应用处理,而大部分网络功能和存储处理无法扩展以满足新的数据处理需求。数据加速器通常由图形处理器(GPU)、现场可编程逻辑门阵列(FPGA)或完全定制的专用集成电路(ASIC)实现,可以卸载CPU的工作负载,并提供更低的系统功耗、成本和延迟。

自动驾驶车辆是一种领先的应用,不仅需要这种全新的数据中心模型,还需要在数据中心、边缘处理和车辆本身进行数据加速。FPGA提供了灵活性、性能和低功耗的独特组合,以适应传感器类型和品牌、传输协议、AI/ML算法、不同的压缩实现和安全加密模型。与GPU不同,FPGA的运行速度更接近于ASIC的速度。

image.png

Achronix产品营销高级经理Tom Spencer

2   Achronix的解决方案

Achronix为计算、网络、存储、工业和汽车应用开发了基于FPGA的数据加速解决方案。与其他FPGA制造商不同,Achronix能够同时提供独立的FPGA器件和可授权的嵌入式FPGA半导体知识产权(IP)解决方案。除了FPGA器件和eFPGA IP,Achronix还提供基于PCIe的加速卡,可用于开发、现场试验或生产使用。采用了台积电7nm工艺技术的Speedster7t系列FPGA器件提供业界最高带宽的I/O,具有400GbE、PCIe Gen 5和112Gbps SerDes等数据接口。

Speedster7t FPGA器件还包括双存储接口:标准DDR4和GDDR6;与DDR4相比,GDDR6提供了令人印象深刻的600%速度优势和4Tbps存储带宽。如果数据无法在FPGA内轻松传输,那么这些高速接口就没有多大意义了。为了克服FPGA内的数据布线瓶颈,Achronix构建了一个二维片上网络(2D NoC),这是一条专用的高速公路,连接了所有外部I/O、FPGA内的硬化功能模块和FPGA架构本身。这个2D NoC具有超过20Tbps的双向带宽,远远超过了I/O、内部功能模块和任何FPGA逻辑的总带宽。这消除了由于芯片内拥塞而导致的延迟问题,并简化了FPGA设计。

对于成本和/或功耗敏感的应用场景,用户通常会开发ASIC。为了满足成本、功耗和性能目标,下一代先进驾驶辅助系统(ADAS)现在被设计为包括定制的ASIC器件,而不是依赖于标准现成组件的组合。然而,随着ADAS传感器、算法和原始设备制造商(OEM)特定要求的快速发展,开发固定功能的ASIC是有风险的。Achronix的Speedcore eFPGA IP通过在具有其他固定功能的ASIC中提供硬件可编程性来解决这一风险。

Speedcore eFPGA IP支持ASIC设计人员创建适合其特定应用的定制FPGA。设计人员可以定义FPGA逻辑、嵌入式存储器、数字信号处理单元(DSP)的合适组合,并将其与2D NoC连接到其他ASIC子系统。与独立FPGA芯片相比,eFPGA IP可降低高达90%的成本,从而实现这些成本敏感型的应用。Achronix的Speedcore eFPGA技术已在业界经过验证,有超过1000万个器件已投入量产应用。



关键词:

评论