Cadence与联电携手完成28纳米HPC+制程先进射频毫米波设计流程认证

联华电子近日宣布Cadence^®毫米波（mmWave）参考流程已获得联华电子28纳米HPC+制程的认证。透过此认证，Cadence和联电的共同客户可利用整合的射频设计流程，加速产品上市时程。此完整的参考流程是基于联电的晶圆设计套件（FDK）所设计的，其中包括具有高度自动化的电路设计、布局、签核和验证流程的一个实际示范电路，让客户可在28纳米的HPC+制程上实现更无缝的芯片设计。

经认证的毫米波参考流程，支持Cadence的智慧系统设计™策略，使客户加速SoC设计的卓越性。高频射频毫米波设计除了需要模拟和混合信号功能之外，还需要精确的电磁（EM）提取和模拟分析。此毫米波参考流程基于CadenceVirtuoso^®的射频解决方案，汇集了业界领先的电路撷取、布局实现、寄生元件参数撷取、电磁分析和射频电路模拟，以及整合布局与电路布局验证（LVS）和设计规则检查（DRC）。该流程还将使用Cadence EMX^®平面3D模拟和Cadence AWR^®AXIEM^®平面3D电磁分析的合并，在可靠的Virtuoso和Spectre^®平台中，从而提供了射频电路硅前与硅后高度的自动化和分析性能的能力。

认证的毫米波参考流程包括：

●   透过Virtuoso图形编辑器、Virtuoso ADE Explorer和Assembler、Spectre X Simulator、Spectre AMS Designer和Spectre射频选件进行设计获取和模拟。

●   透过Virtuoso布局套件和物理验证系统（PVS）设计布局。

●   透过Quantus™撷取解决方案对晶体管层次的连接器进行寄生元件参数撷取。

●   透过EMX或AWR AXIEM 3D平面模拟器对晶体管之间的连接器进行电磁分析，包括被动射频结构。

Cadence的客制化IC与PCB部门产品管理副总KT Moore表示：“透过与联华电子的合作，我们共同的客户可以利用目前领先业界的Virtuoso和Spectre平台中最先进的功能，同时利用我们的EMX和AWRAXIEM整合式电磁模拟软件来设计5G，物联网和汽车应用产品。该流程使得工程师在联电28HPC+制程技术上，更能精确地预测硅电路的性能，这对于达到产品量产和上市时程的目标至关重要。”

联华电子凭借AEC Q100汽车1级平台，及量产就绪的28纳米HPC+解决方案能够满足客户从数位到毫米波的各种应用。28HPC+制程采用高介电系数／金属闸极堆叠技术，将其SPICE模型的覆盖范围进一步扩展至毫米波的110GHz，以供用于手机、汽车/工业雷达和5G FWA /CPE的应用。客户可以利用联电的毫米波设计套件设计收发器芯片，或整合晶圆专工厂完善的数位和模拟IP来加速其毫米波SoC的设计。

联华电子硅智财研发暨设计支持处林子惠处长同时表示：“透过与Cadence的合作，开发了一个全面的毫米波参考流程，该流程结合Cadence全面的射频设计流程与联电设计套件，为我们在28纳米HPC+制程技术的芯片设计客户提供准确、创新的设计流程。凭借此流程的功能优势，和熟悉的Virtuoso设计环境，客户在我们28纳米技术上，可减少设计上的反复更迭并更效率地将下一代的创新产品推向市场。”