新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 详解FPGA芯片结构以及开发流程

详解FPGA芯片结构以及开发流程

作者:时间:2018-08-09来源:网络收藏

1.FPGA概述

本文引用地址:http://www.eepw.com.cn/article/201808/386159.htm

FPGA是英文FieldProgrammableGateArray的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点

2.FPGA芯片结构

FPGA芯片主要由三部分组成,分别是IOE(inputoutputelement,输入输出单元)、LAB(logicarrayblock,逻辑阵列块,对于Xilinx称之为可配置逻辑块CLB)和Interconnect(内部连接线)。

2.1 IOE

IOE是芯片与外部电路的物理接口,主要完成不同电气特性下输入/输出信号的驱动与匹配要求,比如从基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各种各样的差分接口,从5V兼容到3.3V/2.5V/1.8V/1.5V的电平接口,下面是ALTERA公司的CycloneIVEP4CE115F29设备的IOE结构

EP4CE115F29设备的IOE结构图

FPGA的IOE按组分类,每组都能够独立地支持不同的I/O标准,通过软件的灵活配置,可匹配不同的电器标准与IO物理特性,而且可以调整驱动电流的大小,可以改变上/下拉电阻,CycloneIV设备有8个IOblank(组),见下图:

CycloneIV设备的IO组

2.2 LAB

LAB是FPGA的基本逻辑单元,其实际的数量和特性依据所采用的器件的不同而不同,EP4CE115F29设备的每个LAB的布局包括16个LE、LAB控制信号、LEcarrychains、Registerchains和Localinterconnect,其LAB结构图如下:

LAB结构图

LE是CycloneIV设备最小的逻辑单元,每个LE主要有LUT和寄存器组成的,

LE的结构图

查找表LUT(Look-Up-Table)其本质是一个静态存储器SRAM,目前FPGA多采用4输入的LUT,每个LUT可以看作一个有4位地址线的16x1的RAM。当我们通过原理图或HDL语言描述了一个逻辑电路后,FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM。这样,在FPGA工作时,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出。

LUT的实现原理图


上一页 1 2 下一页

关键词:

评论


相关推荐

技术专区

关闭