新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > CRC循环冗余校验的原理与算法及FPGA实现

CRC循环冗余校验的原理与算法及FPGA实现

作者:时间:2018-08-09来源:网络收藏

基本原理

本文引用地址:http://www.eepw.com.cn/article/201808/385979.htm

在串行数据流的最有效的检错方案是(Cyclic Redundancy check)检验,校验最根本的原理就是将原始数据除以某个固定的数,然后所得的余数就是CRC校验码,根据校验码位数的不同常用的CRC校验算法有:CRC8、CRC12、CCITT CRC16、ANSI CRC16、CRC32。这次我只实现了CRC8的算法,至于CRC16或CRC32下次再研究。

对于CRC的基本原理我们可以根据具体的硬件电路图来理解,通常CRC循环冗余校验可以表示为带有反馈的移位寄存器,移位寄存器的阶数就是CRC字节的位数。另一种表示方法是将CRC表示为 X的多项式,X的幂次数就是CRC字节相应的位数,系数为“1”表示相对应阶数的寄存器有反馈,系数为“0”表示无反馈。

计算之前先将移位寄存器全部清零,然后将数据一位一位地串行方式输入移位寄存器,当所要计算的有用数据最后一位输入后,此时移位寄存器中的值就是所输入这段有用数据的CRC8校验值。

我们可以通过CRC8的两个重要性质来验证我们事先CRC8算法的正确性,这两个性质在接下来的仿真过程中要用到:

1)当CRC8的移位寄存器的初始值为八位的数据A时,如果将相同的8位数据A依次输入给移位寄存器,寄存器将清零。也可以说成是A除以A余数为0。

2)当CRC8的移位寄存器的初始值为八位的数据 时,如果我们将 的反码 依次输入给移位寄存器,移位寄存器的结果将是35H,也就是十进制的53。利用该特性可以对CRC8算法进行验证。

算法实现

以上所介绍的这种串行移位寄存器的方式主要是帮助我们掌握CRC校验的基本原理,当然实现上也可以用Verilog语言实现这种硬件电路,可想而知这种方式计算起来是相当慢的,要1个clk计算1bit。常用的CRC8算法是查找表算法。

该算法是以一次输入8位数据din为单位的,也就是说一个时钟内并行输入一个字节数据,下一个时钟即可算出CRC8校验字节。利用Verilog语言先定义一个CRC8字节的寄存器,在CRC8寄存器内容的基础上,利用新输入的8位数据计算新的CRC8字节来更新CRC8寄存器。如果CRC8寄存器初始值为0,那么输入8位数据后计算得到的CRC8就有256种可能。因此,定义了一个查找表reg [7:0] CRC8_table[255:0]并初始化为如下所示:

下面说下实现该算法的过程:输入的8位数据din即作为查找表CRC8_table的索引i = din,然后执行CRC8 《= CRC8_table语句就得到了该字节的CRC8校验码,然而以上过程的前提是CRC8寄存器初始化为0,若CRC8寄存器不为0,那么查找表的索引i 的计算应为当前CRC8与输入数据的异或,即 i = CRC8^din,然后执行语句CRC8 《= CRC8_table就得到了新的CRC8校验码。依次循环处理每个字节。。。。。。

首先定义了个module

SCLK输入时钟,在上升沿对输入数据din[7:0]采集,使能信号EN, 计算结果CRC8[7:0]

仿真结果:

1)输入数据依次为:8‘h11 8‘h22 8‘h33 8‘h44 8‘h55 8‘h66 8‘h77 8‘h88 在最后一个字节的下一个时钟上升沿得到校验结果为8’h7b

2)根据性质一,如果我们继续输入8‘h7b,得到的结果将是8’h00

3)根据性质二,8‘h7b的反码是8’h84,如果在1)数据的基础上继续输入8’h84,将得到8‘h35,在封装IP核的过程中我们只需要上一步的.v文件,也就是CRC8_LookupTable.v文件。

1)打开vivado, 点击 manage IP 创建新IP,如下图:


2)选择IP核工程路径:CRC8_LUT_IP这个文件夹是之前创建的,以后我们所有的创建的文件都在这个文件下,这个路径很重要


3)点击finish后,在TOOL下拉菜单选择Create and Package IP


4)点击next,选择Create New AXI4 Peripheral,注意默认的路径是 CRC8_LUT_IP/managed_ip_project ,这个事错误的,如果在这个路径下的话,在接下来的过程中会遇到错误,将路径改为: CRC8_LUT_IP下


上一页 1 2 下一页

关键词: CRC 循环冗余 FPGA

推荐阅读

评论

技术专区

关闭