新闻中心

EEPW首页 > 嵌入式系统 > 新品快递 > 赛灵思面向最新VIRTEX-5 LXT平台推出完整的逻辑设计解决方案

赛灵思面向最新VIRTEX-5 LXT平台推出完整的逻辑设计解决方案

——
作者:电子产品世界时间:2006-11-24来源:eepw收藏
最新的8.2i升级了ISE,PlanAhead和Chipscope Pro设计软件
加速设计收敛并为Virtex-5 LXT FPGA提供增强的生产力 
 
公司(Xilinx, Inc. (NASDAQ: XLNX))宣布面向最新Virtex™-5 LXT FPGA平台推出完整的,包含升级版集成软件环境(ISE™)设计工具。Virtex™-5 LXT FPGA平台是业内第一款提供硬代码PCI Express®端点和三重模式以太网媒体访问控制器(MAC)模快的FPGA。ISE 8.2i提供独特的集成时序收敛环境和生产力增强功能,使用户充分领略到Virtex-5 LXT家族在连接性、性能和功率方面的优势。升级后的工具包括 ISE™ Foundation的8.2i版本最新服务包、ChipScope™ Pro、PlanAhead™ 设计和分析工具。

ISE 8.2i为充分利用Virtex-5家族出众的路由架构提供了实现环境并增强以最小跳跃支持模块到模块之间连接性的对角路由。本次发布使用户能够使用Virtex-5 LXT许多的功能,包括 业内最低功耗的65nm收发器,它通常在3.2 Gbps速率下每通道的功耗小于100mW。

完整的

ISE 8.2i设计套件的丰富功能集使设计工程师能够利用Virtex-5 LXT器件以较大的确定性来满足性能目标并用较少的时间达到设计收敛。的用户甚至可以在最大的FPGA设计中维持业内领先的性能。利用其独特的Fmax技术,ISE提供的诸如下一代物理综合之类的功能具备面向Virtex-5 LXT设计的前后路由优化。经增强的物理综合支持ExpressFabric 技术,减少了逻辑级别及信号延迟并更为有效地包装设计。 

ISE Foundation 8.2i:的旗舰设计环境提供一种完整的从前端到后端的设计。ISE Foundation 8.2i所包含的集成时序收敛环境在逻辑和物理设计域之间提供更加严密的关联。 在约束项、时序分析、布局规划和实现报告之间的自动交叉探测功能,为时序收敛和调试设计提供了更大的可视性和更为有效的方法。

ChipScope Pro 8.2i:使在或接近操作系统速度上进行片上调试成为可能。作为一种可用的附加选项, ChipScope Pro 8.2i 解决方案把验证周期减少多达50%。ChipScope Pro 8.2i用户目前可以利用Virtex-5 台FPGA家族的集成 PCIe模块的优势,设计时享受到片上验证的优势。

WASSO分析

PlanAhead 8.2容许设计工程师利用基于模块的设计方法来最小化路由拥塞 、简化时钟和互连的复杂性、并探索实现选项以避免问题流向下游。通过与ISE 8.2i结合使用, PlanAhead 8.2 软件提供双速级性能以及优于竞争产品的成本。PlanAhead 8.2 还包含在Virtex-5 LXT FPGA设计上执行WASSO分析的功能,容许用户更方便地限制直接出现在FPGA输出上的地反弹并防止对FPGA驱动的其它器件的工作造成破坏。


评论


相关推荐

技术专区

关闭