M4K块移位寄存器数据读进方式的逻辑分析仪设计

摘要：采用Altera公司的Cyclone系列EPlC3T144C8作为控制芯片，QuartusⅡ为软件平台，用硬件描速语言设计了一个具有变频采样时钟和16路采样通道，基于VGA显示的逻辑分析仅．该设计方案利用FPGA内部的M4K决作为移位寄存器不断地进行读进数据的方式，提高了工作速度、性能稳定性以及分析的范围和质量。该逻辑分析仪实现简单，价格低，具有较高的使用价值。
关键词：逻辑分析仅；FPGA；采样；移位寄存器

逻辑分析仪主要采用高速采样、灵活触发和大容量存储等技术来实现对被测数据的捕获、存储和定位分析。传统数据存储电路将采样回来的数据先经过锁存器锁存，一旦触发标志有效，再根据采样时钟的频率把锁存器数据输出到外接的SRAM。其缺点是速度慢、存储占用空间大，不适用于大量数据缓存的需求。本文以三星的SDR SDRAM(K4S64632)作为存储器，通过FPGA内部的M4K块作为移位寄存器不断的进行读进数据的方式，在不中断程序运行的情况下实现有效数据不间断的读进，设置3种采样模式，结果表明该设计提高了数据的分析范围和质量。

1 逻辑分析仪总体方案
逻辑分析仪包括：数据采样、数据存储、显示控制3大部分。由于Cyclone芯片EP1C3T144C8理想情况下最大频率可达到275 MHz，在实际设计中考虑到其误差，该设计的信号捕获精度定位在100 MHz。最多16路信号捕获输入通道，1路信号触发通道，可调的采样时钟／周期，3种信号采样模式，使用计算机的的显示器作为波形显示屏幕。

模块整体上是根据数据流的方向划分的，如图1所示。sys_ctrl模块对系统复位信号进行异步复位、同步释放，并且通过Cyclone芯片EP1C3T 144C8内部的PLL例化得到多个稳定可靠的时钟信号。Sampling_ctrl模块包含按键检测、触发控制、数据采样、数据存储等多个功能是采集控制的核心模块。VGA显示模块包含界面设计、字模数据寻址送显方式和显示驱动的时序控制。

2 复位信号产生PPL例化
逻辑分析仪的复位设计如图2所示，这个模块设计里，先用FPGA的外部输入时钟clk将FPGA的输入复位信号rat_n异步复位、同步释放处理，然后将复位信号输入PLL，同时clk也输入PLL。在PLL输出时钟有效前，系统的其他部分都保持复位状态。PLL的输出locked信号在PLL有效输出之前一直是低电平，等PLL输出稳定有效之后拉高该信号。FPGA外部输入复位信号rst_n和locked信号相与作为整个系统的复位信号。从PPL输出端得到时钟不仅频率和相位上比较稳定，而且网络延时也相比内部的逻辑产生的分配时钟要小得多。