基于以太网的虚拟逻辑分析仪设计

　　摘要：为了解决远端测试测量的难题，本文设计了一款基于以太网的虚拟逻辑分析仪。采用FPGA作为核心处理器，通过Verilog逻辑语言实现输入信号的采样、触发控制、存储等，最终通过串口或者以太网实现本地及远端的信号检测。经测试系统运行稳定，工作状况良好。

　　引言

　　逻辑分析仪是数字时序的测试仪器，可以用来监测硬件设备工作时的电路逻辑电平，通过其可以快速解决电子产品实验、开发、测试等过程中遇到的数字时序逻辑等方面的问题，便于用户检测和分析电路设计中的错误。本文设计了一款基于以太网的虚拟逻辑分析仪，既可以用于本地端的系统测试，同时也解决了远端测试测量的难题。

　　方案设计

　　逻辑分析仪的硬件系统设计如图1所示，采用EP2C8Q208C8作为核心处理器，1片SRAM(IS6125616AL)作为Nios II软核运行的数据和程序空间，另1片SRAM作为数据采集存储缓冲，外部32路输入信号分2次存储，然后通过串口或者网络方式将数据传输到PC进行显示处理。本地测量的时候可以启用串口通讯方案，远程测量时启用网络通讯方案。　　

 

　　硬件电路设计

　　FPGA电路设计

　　EP2C8Q208C8芯片共含有208个管脚，除去电源部分的VCC、GND、锁相环和配置部分占用的管脚之外，供用户使用的I/O数量最后剩余为138个，I/O分配如表1所示。FPGA部分电路包括Bank、 I/O模块、PLL锁相环电路模块、配置电路模块等。其中，锁相环电路设计，导线宽度至少达到20mil，同时加上磁珠和去耦电容，增加PLL工作稳定性。　　

 

　　网络通讯接口电路

　　ENC28J60是28引脚串行接口的太网控制器[2]，与传统的网络驱动芯片CS8900、RTL8019等相比，ENC28J60具有接口方便、布线简单、体积小、使用灵活等优点，该部分电路如图2所示。ENC28J60需要一个外部25MHz的晶振，接在OSC1和OSC2脚上，也可由外部时钟信号来驱动。通过使用带网络变压器的接口元件-HR911105A，节省了很大的电路板空间。