新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 安森美半导体在下一代SoC中应用高压标准单元技术

安森美半导体在下一代SoC中应用高压标准单元技术

—— Pump Up the Voltage: Implementation of HV Standard Cell Technologies in Next Generation SoCs
作者:Joe Howell 安森美半导体时间:2011-02-21来源:电子产品世界收藏
       高压()小几何尺寸技术支持藉数字信号处理器(DSP)及更强大的微控制器(MCU)提供更复杂的信号处理,同时配合更高速度的接口(如10/100以太网、CAN 2.0、USB 2.0及I2C)。系统设计人员利用高压工艺技术,能够将高密度逻辑及混合信号电路与高性能驱动器一起集成到单颗IC器件之中,然而,要达此目的,需要克服不少束缚问题。

本文引用地址:http://www.eepw.com.cn/article/117019.htm

  有关高压技术的顾虑

  虽然高压技术在系统性能方面提供明显优势,但在选择这条路线之前,必须顾及多方面的问题。期望使用基于更小几何尺寸高压半导体工艺的专用集成电路(ASIC)的工程团队,应当首先考虑高压工艺对其系统设计有效性会有的影响。

  1.系统可靠性及工作寿命:至关重要的是,相关工程师完全清楚他们的系统处在高压域内的哪个时期。在此基础上,就有可能评估利用更高电压电平是否可行,或者更高电压是否会大幅影响系统的长期工作。

  2.技术成本:双极CMOS-DMOS(BCD)工艺的应用成本非常高昂,因此未经慎重考虑不应采用这种工艺。应当事先恰当分析提议的系统,因为有可能存在潜在的更适合及成本更低的方案用于这特殊任务。使用多裸片方法而不是尝试将所有功能都集成到单片硅片上,可能会被证实更为适宜。

  3.静电放电(ESD)问题:由于涉及高压,就存在暴露在ESD下的内在风险-高压领域事实上就存在ESD风险。而且,很可能需要这些条件下的知识产权(IP)合格认证,从而确保这IP不会被证实易受ESD损伤。

  4.散热:为了理解及减轻芯片产生的较高的热量等级,明显需要对器件的裸片及封装进行热建模,并使用先进的热增强封装技术。

  5.划分芯片的低压与高压部分:根据同一个硅衬底上存在的电压电平,高压隔离部分可能要求占用一定量的硅衬底面积。要将空间浪费减至最小,恰当地对不同电压域的电路进行布局规划(floor-planning)至关重要。

  6.闩锁问题:有较大的驱动器工作时,根据负载情况,这类系统中可能经常有大量过冲及振铃问题。必须着力保护芯片上的这薄门氧化物,使工作寿命不缩短。

  7.安全工作区(SOA)建模:设计人员在创建高压模拟电路时,需要知道晶体管在什么时候面临击穿点的压力。有鉴于此,晶体管模型中包含在仿真期间会提醒设计人员从而降低风险的标记(flag)至关重要。

  8.带宽问题:由于涉及大的电容性负载以及事实上更高频的高压芯片设计需要更薄的门氧化物,系统中可能存在潜在的速度限制问题。需要弄清楚这些限制对总体性能是否有不利影响。

  9.温度问题。系统设计针对的是环境严格的应用(如汽车、工业等)时,也需要通盘考虑温度可能对系统性能的影响。

  10.理解设计的高压要求:某些时候,最佳方案并不是全集成方案,高压元件事实上应当位于片外。理解设计的高压要求,就使系统架构师和他们的设计团队能够作出恰当的决策,能够为客户提供最佳的总体方案。


上一页 1 2 下一页

评论

技术专区

关闭