Cadence刘国军：65nm及以下芯片设计要破传统

　　因为众所周知的漏电流问题，65nm及以下芯片设计要解决的关键问题之一就是功耗。在低功耗设计理念上，真正的低功耗设计从RTL就应该开始，这一点非常关键。从前端就开始优化的效果与到后端才开始优化是非常不同的。如果等到芯片实现的时候再考虑功耗优化问题，那么所能降低功耗的程度就很有限了。而从前端设计就开始考虑功耗优化，那么到了后端，这种效果就会成倍地显现出来。在这一理念之下，Cadence建立了完整的低功耗设计流程，在每个环节都提供低功耗的设计方法和工具。而Cadence的低功耗验证流程，在逻辑和实现等环节都要考虑功耗问题。目前这一设计流程在移动设备芯片的设计上获得成功。

　　关注五 数模混合设计应统一数据库

　　芯片设计经历了起初针对分立器件的小型全定制设计、小规模数字设计以及大规模数字设计等几个阶段。曾经有一个时期，数字设计是业界的关注点，但现在SoC设计使数模混合设计变得越来越重要。

　　数模混合设计的趋势之一就是把大规模数字电路设计与模拟电路设计放在同一个数据库中进行，而且这个数据库要涵盖前端和后端。而Cadence也已经把Virtu-oso全定制数模混合设计平台与Encounter大规模数字电路设计平台合在一起，采用一个统一的数据库，使模拟电路与大规模数字电路可以实现交互设计。这个统一的数据库名为OpenAccess，Cadence把它开放给业界。

　　关注六 芯片设计过程要考虑DFM

　　在65nm芯片设计之前，可制造性设计(DFM)不需要设计企业考虑，那是晶圆代工厂要考虑的问题;在65nm之后，芯片设计企业也不得不考虑可制造性设计了。这是一个重要的趋势。可制造性设计，其中就包括芯片企业需要建一些库，例如存储器、高速I/O等。目前就有好多客户，特别是做高性能产品的客户，找Cadence来帮助他们建低功耗的库，这是一个明显的趋势。

　　虽然Cadence已在软硬件协同验证、低功耗、混合信号统一数据库、DFM、C-to-Silicon等方面取得了一定的成果，但还有很多事情要做。目前，应用驱动的系统级设计、OpenIntegrationPlatform(IP集成平台)、更先进节点技术的开发是我们不断投入的重点。