"); //-->
PCB工艺大全:第五道工序——
图电(☆☆☆☆)
关键词:二次镀铜
图电即是图形电镀,意思是在显影后的电路板上再次电铜。PCB板在沉铜时已于孔内壁附着上薄铜。那么,为什么要再次上铜?
首先,沉铜主要是空内壁铜。而图电,先是为了给电路上铜。曝光显影后,电路一览无余,可谓上铜正当时。此举顺便增加孔内壁(内壁上铜不易,容易出现孔无铜现象)铜厚,电厚到18um左右。为能一石二鸟,所以才先沉铜、后图电。
形影后的板材,没有线路的地方,attention:因为干膜(来自压膜工序)的保护,免被电铜,所以只有空内壁和电路两者镀上铜箔。PCB各工序前后相扣,自有个道理所在,各位可稍作留意。
图电工序全流程如下:
上板→除油→水洗→微蚀→水洗→酸浸→镀铜→水洗→酸浸→→镀Sn→水洗→下板。
除此,与图电设计相关的点,提醒诸君几条:
PCB板常规下采用半盎司基材加工,电铜厚铜箔厚度在1盎司左右。
图电后空内壁铜厚按国际标准,平局铜厚不得低于18um。
不明白为何插件孔存在偏小的客户。因为工厂在处理插件孔是会在PCB文件基础上再加大0.15mm以补偿在生产环节中增厚的公差;导电孔在行业内则不进行补偿,因此相对应的成品孔比原来设计的孔径要小。
总结:电路板的导电以铜箔为基材,凡是与铜相关的工序,要格外精细。
专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们
相关推荐
μCOS-Ⅱ在EP7312上的移植
ZLG-GUI 图形用户界面
555检测离、低电平的逻辑探头电路
800V:驱动超大规模数据中心的未来
台积电SoIC路线图:2029芯片堆叠迈向4.5μm间距,全力支撑AI算力
基于ARM的嵌入式Linux系统开发 上
ZLGISP
基于ARM的嵌入式Linux系统开发 中
求2004嵌入式大会27篇演讲稿!
SiC MOSFET 体二极管特性及死区时间选择
如何应用英飞凌新一代G2 CoolSiC™ MOSFET 提升系统效率
555压力传感数字表电路
555简易3-1/2位数字式频率计电路
μCOS-II在S3C44BOX处理器上的移植
韩研究团队开发玻璃基板超快激光布线技术,瞄准CPO瓶颈突破
八路互锁开关
XILINX ABEL是不是很烂?(
基于ARM的WinCE嵌入式系统开发 下
555简易湿度测试仪电路
青藏路太 美了
蓝牙设备今年将出货59亿台,我国蓝牙产品认证数量世界第一
非洲几内亚淘金热土
555实用数字电平探头电路
实时Linux技术:如何在嵌入式LINUX中应用实时特性
机器人开发平台MOVE上线:打通EBV生态系统,助力整机系统设计
IT业界最牛的维修
基于ARM的WinCE嵌入式系统开发 上
谷歌母公司财报:谷歌云业务营收狂飙,同比增长 63%
ABB:利用ETHERNET-APL共创更智能的过程自动化
全球首家AI硅光子芯片上市公司正式登陆港交所