首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> rf-fpga

rf-fpga 文章 进入rf-fpga技术社区

德州拟并购Chipcon强化RF技术

  •    日前,德州仪器 (TI) 宣布将并购低功耗、短距离无线 RF 收发器IC领域的领先设计公司 Chipcon。将 Chipcon 在 RF 收发器及SoC芯片领域的丰富经验与 TI 高级模拟硅芯片技术和广博而精深的系统经验相结合,将会显著增强 TI 实力,为客户在消费类电子、家庭和楼宇自动化等应用领域提供全面的短距离无线解决方案。该并购还将进
  • 关键字: Chipcon  RF  并购  德州  

Cadence推出RF设计Kits

  •    Cadence RF(射频)设计方法学"Kits"(锦囊)可解决无线设计的关键问题。这个新设计包致力于应对新生技术域的挑战。RF收发器是所有无线设备的一个核心模块,而且2005 Gartner报告预测到2006年无线IC的需求将会达到461亿美金。Cadence RF设计方法学锦囊可帮助无线芯片设计人员缩短设计周期,增加可预测性,并保证硅片性能达到设计目标。        
  • 关键字: Cadence  Kits  RF  

RF 调制器的音视频信号调理电路设计

  •   调制器,从简单的模拟方案到单芯片合成器,都需要经过调理的音频、视频输入信号,如何满足音视频输入信号的要求是设计工程师所面临的一个挑战。本文利用标准运算放大器和分立元件提供了一个低成本解决方案,并给出了电路设计方法。   尽管我们已经步入数字视频时代,但是由于历史原因,仍然保留了RF 调制的模拟电视用于国际标准及安全监控应用中。调制器,从简单的模拟方案到单芯片合成器,都需要经过调理的音频、视频输入信号,如何满足音视频输入信号的要求是设计工程师所面临的一个挑战。尽管这种要求普遍存在,但目前还没有适当的集
  • 关键字: RF  调制器  音视频信号  调理电路  RF专题  RF  IF  

使用Verilog实现基于FPGA的SDRAM控制器

  • 介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。
  • 关键字: Verilog  SDRAM  FPGA  控制器    

基于FPGA的毫米波多目标信号形成技术的研究

  • 毫米波多目标信号发生器通过模拟的方法产生多种类型高精度的雷达多目标回波信号,在实际雷达系统前端不具备的条件下对雷达系统后级进行调试,便于制导武器的性能测试,大大加快新武器的研制进程。毫米波多目标信号产生的关键是要求回波信号距离分辨率极高,常规的多目标信号产生方法如使用数字延时线产生多目标之间的延时,其控制不灵活,并且有些延时线需要接ECL电源,使用不方便也增加了设计的复杂度。使用分立元件实现延时则使电路元件过多,电路的稳定性及延时的精确性也会大大降低。本文介绍一种新的产生毫米波雷达模拟器的多目标信号的方法
  • 关键字: FPGA  

FPGA 设计的四种常用思想与技巧

  •   本文讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD 逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。   FPGA/CPLD的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果! 乒乓操作
  • 关键字: FPGA  嵌入式  

大型设计中FPGA的多时钟策略

  •   利用FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种多时钟FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线,本文将对这些设计策略深入阐述。   FPGA 设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定FPGA 必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P 来决定,如果P 大于时钟周期T,则当信号在一个触发
  • 关键字: FPGA  嵌入式  

自适应算术编码的FPGA实现

  •   算术编码是一种无失真的编码方法,能有效地压缩信源冗余度,属于熵编码的一种。算术编码的一个重要特点就是可以按分数比特逼近信源熵,突破了Haffman编码每个符号只不过能按整数个比特逼近信源熵的限制。对信源进行算术编码,往往需要两个过程,第一个过程是建立信源概率表,第二个过程是对信源发出的符号序列进行扫描编码。而自适应算术编码在对符号序列进行扫描的过程中,可一次完成上述两个过程,即根据恰当的概率估计模型和当前符号序列中各符号出现的频率,自适应地调整各符号的概率估计值,同时完成编码。尽管从编码效率上看不如已
  • 关键字: FPGA  嵌入式  

HDLC控制协议的FPGA设计与实现

  • 设计了一种基于FPGA的HDLC协议控制系统?该系统可有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。重点对协议的CRC校验及“0”比特插入模块进行了介绍,给出了相应的VHDL代码及功能仿真波形图。
  • 关键字: HDLC  FPGA  控制协议    

基于FPGA和USB的高速数据传输、记录及显示系统

  • 提出了一种基于FPGA和USB的高速数据传输、记录及显示系统的设计方案,并对其中的低电压差分信号(LVDS)传输方式、FPGA功能模块以及USB传输模块等进行了介绍。
  • 关键字: FPGA  USB  高速数据传输  记录    

基于FPGA的数字复接系统帧同步器设计与实现

  • 介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题,给出了用VHDL描述的几个模块的源代码。
  • 关键字: FPGA  数字复接  系统  帧同步器    

基于C的设计方式简化FPGA/协处理器混合平台软硬件协同设计

  • 基于C的设计方式简化FPGA/协处理器混合平台软硬件协同设计   在最近几年中日益流行在高性能嵌入式应用中使用现场可编程门阵列(FPGA)。FPGA已经被证明有能力处理各种不同的任务,从相对简单的控制功能到更加复杂的算法操作。虽然FPGA在某些功能上比设计专用ASIC硬件具有时间和成本上的优势,但在面向软件应用中FPGA比传统处理器和DSP的优势并没有体现出来。这很大程度上是由于过去割裂了硬件和软件开发工具和方法之间的关系。  然而最近FPGA在面向软件设计工具方面的发展,及器件容量的持续增
  • 关键字: FPGA/协处理器  

FPGA红了,工具厂商笑了

  • FPGA红了,工具厂商笑了Cool FPGAs Make Tool Vendors Laugh据Gartner Dataquest在去年美国DAC(设计自动化年会)期间公布的数据,每年采用ASIC开始进行设计的数量在逐年下降,取而代之的是ASSP(特殊应用标准产品),如图1。由于深亚微米(DSM)制程以后,ASIC的开发成本不断上升,因此标准产品中的FPGA是理想的选择之一(如图2)。FPGA的应用领域不断扩大,未来,消费电子(例如HDTV、无线路由器)和汽车电子是所有应用中成长最快的(如图3)。人们期盼
  • 关键字: FPGA  

平台 FPGA 的发展带来了什么?

  • 平台 FPGA 的发展带来了什么? Will The Evolution of Platform FPGAs? 当今多平台 FPGA 动摇 ASIC/ASSP 供应商。 作者 Richard Sevcik 赛灵思公司可编程逻辑系统与知识产权/内核及软件解决方案部执行副总裁   有关 FPGA 是否是 ASIC 和 ASSP 可行替代品的争论已经持续了近十年。iSupply、Gartner Dataquest 及其它业界分析师的研究表明当前正处在 ASIC 设计新客户不断减少,FPGA 设计新客户
  • 关键字: FPGA  嵌入式  

在Matlab中实现FPGA硬件设计

  • System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具?同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法,同时给出了一个应用实例。
  • 关键字: Matlab  FPGA  硬件设计    
共7058条 464/471 |‹ « 462 463 464 465 466 467 468 469 470 471 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473