随着边缘 AI 向工业自动化、车载电子、具身智能、医疗可穿戴等海量终端渗透，嵌入式系统对于低延迟、本地隐私保护、高可靠实时控制的需求快速抬升，MCU 正在成为边缘智能落地的核心硬件载体。围绕边缘智能时代 MCU 的角色演进、产品创新方向，以及如何通过软硬件协同加速 AI 在终端侧的规模化应用等话题，近日，德州仪器（TI）MSP 微控制器业务副总裁兼总经理 Vinay Agarwal 与媒体进行了深入交流与分享。边缘 AI 浪潮之下，行业正在经历计算模式的迁移：大量智能运算从云端服务器向数据采集的终端节点下
CAST 推出了TCPIP‑100G可综合 IP 核，专为 ASIC 与 FPGA 实现全硬件 TCP/IP 协议栈。该 IP 核最高可实现 100Gbps 收发速率，无需依赖主机处理器。这一点至关重要：它并非仅做校验和计算、或是只加速部分耗时操作而把连接管理留给软件的网络接口模块。CAST 表示，该 IP 核可自主完成 TCP 连接的建立、维护与关闭，在数据通路内部处理重传、流量控制与拥塞控制。对于集成该 IP 的系统，其编程模型相对简单。固件将网络与连接参数写入控制寄存器，再将应用数据流入、流出该 I
半导体设计 IP（知识产权核）市场规模达到 94.5 亿美元，它同时也是全球半导体整条价值链绝对的架构瓶颈。如今在 IP 层做出的技术选择，决定了下游科技产业的成本、功耗与安全水平；而该产业预计在本十年末规模将迅速迈向万亿美元级别。根据 SemiWiki 最新设计 IP 报告，2025 年全球设计 IP 市场规模同比增长 12.7%，达到 94.519 亿美元。在复杂宏观环境下实现强劲的两位数增长，证明设计 IP 依旧是芯片创新的核心基础。不过，只看表面增长率，会忽略行业内部两股力量拉扯形成的深层战略矛盾
随着半导体产业全面向 AI 转型，知识产权（IP）的开发、验证、管理与商业化销售模式都迎来颠覆性变革。核心要点AI 重塑 IP 全生命周期，覆盖开发、验证、检索授权、售后技术支持所有环节。AI 模型迭代速度持续加快，高度灵活的可定制 IP、完善工具链、快速落地部署能力成为硬性刚需。专业工程师的经验判断不可或缺，负责审核、校验、管控 AI 辅助生成的 IP 成果。IP 开发工程师日常工作已全面融入 AI 技术，包括可复用设计模块的搭建、验证、封装、技术支持与销售。AI 不仅改变 IP 本身的功能定义，还重构
领先的智能边缘芯片和软件IP授权商Ceva公司近日宣布与一家美国软件和 AI 平台巨擘达成一项重大的AI授权协议，进行一项面向下一代智能计算设备的定制AI芯片项目。Ceva通过该协议将客户群体从传统的半导体公司和设备OEM厂商扩展到软件平台公司，这些公司越来越多地设计定制芯片以优化性能、功耗和面积 (PPA) 以及整体用户体验。Ceva首席执行官Amir Panush表示：“一家业界领先的软件和 AI 平台公司决定在NeuPro-M上构建定制 AI 芯片，这反映了转向 AI 优先计算架构的更广泛业界趋势。
边缘人工智能（边缘 AI）技术快速兴起，智能家居、楼宇与工厂自动化、资产追踪、可穿戴设备等无线物联网（IoT）产品，普遍产生了端侧本地推理运算的需求。边缘 AI 虽然潜力巨大，但对设备提出严苛要求：超低功耗本地算力、灵活无线通信能力，同时必须妥善规划系统安全与内存资源。对于绝大多数研发团队而言，完整搭建一套可用的方案、完成落地量产部署与后期运维，整套流程难度不小。本文先为嵌入式设计工程师梳理边缘 AI 的优势与落地痛点，随后介绍北欧半导体（Nordic）一款无线系统级芯片（SoC）、配套开发套件、软件生态
虽然边缘人工智能 (AI) 在新闻头条上的曝光度不及数据中心人工智能，但它却是全球迈向更智能、响应更迅速的未来的关键技术。与基于云的 AI 不同，边缘 AI 模型的独特之处在于无需依赖云端连接即可实现实时决策。边缘 AI 器件在其环境中感知、处理和响应数据的每一个环节，都发生在现实世界中，而非遥远的数据中心。例如，智能手表在本地分析生物识别数据并提供定制化提醒，工业电机中的故障监测器进行干预以防止系统故障，或现代汽车中的车道检测和盲点监测。在本期时事通讯中，我们将探讨：边缘 AI 的根源可以追溯到 197
SiFive 完成超额认购的 G 轮融资，募资 4 亿美元，由 Atreides Management 领投，英伟达参投，正式加速进军数据中心 CPU IP 领域。本轮融资后，这家总部位于圣克拉拉的公司估值达36.5 亿美元。据路透社报道，CEO 帕特里克・利特尔表示，本轮融资有望成为其 IPO 前最后一轮私募融资。融资用途与数据中心战略SiFive 表示，新资金将用于三大方向：加速下一代高性能数据中心架构研发扩大工程团队深化其 CPU 平台的软件栈建设具体投入领域包括：高性能标量、向量、矩阵 RISC-
向多芯粒(Chiplet)集成转型既充满前景，也带来了复杂性。可扩展的互连技术与自动化工具，正成为支撑未来设计的关键要素。芯粒已成为下一代系统架构讨论中的核心主题。当前行业描绘的愿景是：设计团队能够选用不同来源的裸芯，通过标准化接口与简化流程，搭建多芯粒系统。业界常将其类比为现成 IP 组件，期望芯粒能像无源器件甚至单片机一样，易于使用且具备互操作性。然而，这一愿景虽极具吸引力，却与现实仍有很大差距。芯粒集成的现状芯粒通常分为两类架构：同构横向扩展与异构解耦。同构设计在一个封装内使用多个相同裸芯以提升性能
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473