- 101 LATCH UP 栓锁效应 当VLSI线路密度增加，Latch-Up之故障模式于MOS VLSI中将愈来愈严重，且仅发生于 CMOS电路，所有COMS电路西寄生晶体管所引起的LATCH-UP问题称之为SCR (SILICON-CONYROLLED RECTIFIER）LATCH-UP，在S1基体内CMOS中形成两个双截子晶体管P-N-P-N形式的路径，有如一个垂直的P+-N-P与一个水平N+-P-N晶体管组合形成于CMOS反向器，如果电压降过大或受到外界电压、电流或光的触发时，将造成两个晶体管互相
- 关键字：
工艺 微电子
- 151 RESOLUTION 解析力 1. 定义：解析力在IC制程的对准及印刷（Align & Print）过程中站着相当重要的地位，尤其演进到VLSI后，解析力的要求就更高了。它是对光学系统（如对准机、显微镜、望远镜等）好坏的评估标准之一，现今多以法国人雷莱（Rayleigh）所制定的标准遵循之。物面上两光点经光学系统头于成像面上不会模糊到只被看成一点时，物面上两点间之最短距离。若此距离越小，则解析力越大。（通常镜面大者，即NA大者，其解析力也越大）解析力不佳时，例如对准机对焦不清时，就会造成C
- 关键字：
工艺 微电子
- 1 Active Area 主动区（工作区） 主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA）。在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以ACTIVE AREA会受到鸟嘴（BIRD’S BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长0.6UM之场区氧化而言，大概会有0.5UM之BIRD’S BEAK存在，也就是说ACTIVE AREA比原在之
- 关键字：
工艺 微电子
- 51 DRAM , SRAM 动态,静态随机存取内存 随机存取记忆器可分动态及静态两种，主要之差异在于动态随机存取内存（DRAM），在一段时间（一般是0.5ms～5ms）后，资料会消失，故必须在资料未消失前读取元资料再重写（refresh），此为其最大缺点，此外速度较慢也是其缺点，而DRAM之最大好处为，其每一记忆单元（bit）指需一个Transistor（晶体管）加一个Capacitor（电容器），故最省面积，而有最高之密度。而SRAM则有不需重写、速度快之优点，但是密度低，每一记忆单元（bit）有两类
- 关键字：
工艺 微电子
- 据台湾媒体报道，针对英特尔公司在中国的芯片工厂获得批准的传言，全球第一大芯片代工巨头台积电公司的董事长张忠谋日前对媒体表示，台湾地区行政机构应该加速对大陆地区开放半导体先进工艺，否则台湾厂商在内地将处于落后境地。
去年年底，台湾行政机构刚刚批准了岛内半导体企业向大陆地区输出0.18微米线宽的8英寸芯片生产工艺。
英特尔公司目前没有对在中国的芯片工厂进行证实，根据传言，这座芯片厂将采用90纳米工艺，位于中国北方的大连。90纳米工艺已经比台湾厂商获准在大陆使用的180纳米工艺(即0.18微
- 关键字：
工艺 台积电
- ARM发布首款可即量产的基于TSMC 90纳米工艺的DDR1和DDR2存储器接口IP Velocity DDR存储器接口获得TSMC IP质量认证 ARM公司发布了其Artisan® 物理IP系列中的ARM® VelocityTM DDR1和DDR2（1/2）存储器接口，支持TSMC的90纳米通用工艺。ARM Velocity DDR1/2存储器接口是第一个通过TSMC IP质量安全测试的9
- 关键字：
90 ARM DDR1 DDR2 IP TSMC 存储器 单片机 工艺 接口 纳米 嵌入式系统 存储器
n3p 工艺介绍
您好，目前还没有人创建词条n3p 工艺!
欢迎您创建该词条，阐述对n3p 工艺的理解，并与今后在此搜索n3p 工艺的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
